请教：Allegro可否在PCB中强制更改网络？谢谢!!!

eeicciee

Allegro可否在PCB中强制更改网络？比如重命名，删除，增加。谢谢!!!

eeicciee

sky_pure 发表于 2012-7-23 14:33
在 user preference editor 里找到 logic 下 logic_edit_enable 修改

谢谢回复，搞定啦！！！！

eeicciee

shg_zhou 发表于 2012-7-23 14:34
菜单logic-net logic，点击之后，你可以看到一个提示，让你修改 environment中的参数 logic_edit_enabled 。 ...

" I/ `' A! p% J# N9 S/ h谢谢，还真搞出来了。和PADS里的功能一样。
- N( N# U! n4 S4 Z( Y( U还想请教。在Design compare里对比两个PCB的差异时，如何像PADS那样生成一个报表？？
0 _8 P. y% N. y, p谢谢！！！！！！！！！

shg_zhou

菜单logic-net logic，点击之后，你可以看到一个提示，让你修改 environment中的参数 logic_edit_enabled 。打开菜单setup-user preferences  - logic  勾选 logic_edit_enabled 这个时候你就可以修改网络了。

sky_pure

在 user preference editor 里找到 logic 下 logic_edit_enable 修改

happyxiaoluohao

shg_zhou 发表于 2012-7-23 14:20
% B3 [* i) H0 Y6 y4 m, R: N可以的。菜单logic下，有更改的菜单，然后需要再env环境设置中，打开可以修改逻辑网表的选项，就可以修改了 ...

- p' O% o$ ^0 Y4 P$ R: Q1 f$ F能说的详细点么，没看到什么提示~~呵呵~~

shg_zhou

可以的。菜单logic下，有更改的菜单，然后需要再env环境设置中，打开可以修改逻辑网表的选项，就可以修改了。具体步骤按照操作提示吧。我机器里面没软件。