找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 1914|回复: 22
打印 上一主题 下一主题

请问下内层怎么用啊?

[复制链接]

35

主题

133

帖子

585

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
585
跳转到指定楼层
1#
发表于 2008-6-18 15:36 | 只看该作者 回帖奖励 |正序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
我在试着用内层,加了VCC层和GND层,
$ e/ S; ]. w  O: _! X7 _1.我先添加了这两层设置是COPPER--->PLANE--->NEGATIVE,7 R5 o2 b4 C  e* |1 ~
2.然后点ADD LINE,选ANTI ETCH,进行分割,  Z. u% g- C3 r5 s
3.然后EDIT--->SPLIT PLANE--->CREAT,选层选网络.+ @- {1 o, f4 @2 n5 i
这样的步骤出来后发现怎么铺皮都是整块的,与GND连的PIN也没有像做PAD的THERMAL RELIEF时做的FLASH ,不是GND的PIN也没有做PAD时ANTI PAD空一圈,怎么回事啊   
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!
工资和学到的知识成正比的,所以我要一直的学

35

主题

133

帖子

585

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
585
23#
 楼主| 发表于 2008-6-19 12:34 | 只看该作者
原帖由 kxx27 于 2008-6-19 12:27 发表 8 y' c  a1 g+ y9 h
那是因为你一块高亮了,一块没有高亮,试把两块都高亮或都不高亮看下.

0 m8 i4 Z# x. H# M5 l# I8 T& w确实是,呵呵,好了,那没问题了,真是感谢
工资和学到的知识成正比的,所以我要一直的学
kxx27 该用户已被删除
22#
发表于 2008-6-19 12:27 | 只看该作者
提示: 作者被禁止或删除 内容自动屏蔽

35

主题

133

帖子

585

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
585
21#
 楼主| 发表于 2008-6-19 12:12 | 只看该作者
上面写错了,是看下图中红圈那边网络是GND,那边的非GND网络就看到了隔离的圈,
工资和学到的知识成正比的,所以我要一直的学

35

主题

133

帖子

585

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
585
20#
 楼主| 发表于 2008-6-19 12:10 | 只看该作者
生成GERBER了,看确实是好的,只是还有一点不解,如果说这只是负片的显视方式的话,不管铜皮是什么网络,对于同样的VIA显视的应该是一样的吗?看下图中红圈那边网络是GND,那边的非VIA网络就看到了隔离的圈,而黄圈所在的铜皮是VCC,它里面的非VCC网络就是 Mystery 所说的负片显视方式3 o/ n$ h' B8 ]/ B( l# F
工资和学到的知识成正比的,所以我要一直的学
kxx27 该用户已被删除
19#
发表于 2008-6-19 11:05 | 只看该作者
提示: 作者被禁止或删除 内容自动屏蔽

3

主题

12

帖子

4021

积分

五级会员(50)

Rank: 5

积分
4021
18#
发表于 2008-6-19 11:02 | 只看该作者
在这个图中只有方框里那种连接才是跟铜连在一起,椭圆框里的那种不是连接在一起的这只是负片的显视方式,因为我们建VIA时就已经给它建了隔离盘,即使现在看是都连在一起了,但出GERBER后隔离盘会将VIA跟铜隔离的.

评分

参与人数 2贡献 +6 收起 理由
deargds + 3 我很赞同
kxx27 + 3 感谢分享

查看全部评分

35

主题

133

帖子

585

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
585
17#
 楼主| 发表于 2008-6-19 10:54 | 只看该作者
你看下内部那片电源的铜皮,里面有非电源PIN也与铜皮直接接上了
工资和学到的知识成正比的,所以我要一直的学

117

主题

2352

帖子

1万

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
13799

最佳敬业奖

16#
发表于 2008-6-19 10:50 | 只看该作者
原帖由 lslsh 于 2008-6-19 10:03 发表
" }6 s9 ?6 n% F1 `. y怎么没人看啊,还有这是规则设置,不知道怎么搞的,多出两个VCC,和一个GND规则,本来我只是设置各一个,出现这么多,是不是这里出问题了,导致铺VCC时会出现上面的问题8204
3 H# e! n3 ^8 h0 a
建议先看下有关约束设置的资料。 不是规则多出来了, 是你定义了多个Cnstraint区域。
谁画出这天地 又画下我和你
kxx27 该用户已被删除
15#
发表于 2008-6-19 10:48 | 只看该作者
提示: 作者被禁止或删除 内容自动屏蔽

35

主题

133

帖子

585

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
585
14#
 楼主| 发表于 2008-6-19 10:36 | 只看该作者
还在在学习,加上两层内层( W% Q+ I8 p$ T5 b
DAC_PORT.rar (52.65 KB, 下载次数: 12)
工资和学到的知识成正比的,所以我要一直的学
kxx27 该用户已被删除
13#
发表于 2008-6-19 10:26 | 只看该作者
提示: 作者被禁止或删除 内容自动屏蔽

35

主题

133

帖子

585

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
585
12#
 楼主| 发表于 2008-6-19 10:03 | 只看该作者
怎么没人看啊,还有这是规则设置,不知道怎么搞的,多出两个VCC,和一个GND规则,本来我只是设置各一个,出现这么多,是不是这里出问题了,导致铺VCC时会出现上面的问题
工资和学到的知识成正比的,所以我要一直的学

35

主题

133

帖子

585

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
585
11#
 楼主| 发表于 2008-6-19 09:51 | 只看该作者
我刚刚又试了,把那个VCC层网络改成GND网络,这时铜皮与GND的PIN连上,其它的都可以隔离,是不是VCC不对啊,/ a2 O& L* ]3 O% m; u. o
工资和学到的知识成正比的,所以我要一直的学

35

主题

133

帖子

585

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
585
10#
 楼主| 发表于 2008-6-19 09:46 | 只看该作者
GND层显示都是对了,因为它是一完整的地,出问题的是VCC层,这个进行了SPLIT PLANE,在内部的VCC铺皮里面的非VCC过孔不对,全和铜连上了,像这样 ,我设置的都是动态铜,当我用SHAPE SELECT去改动一下VCC铜皮的形状时,VCC铜皮里的GND倒是又露出来了,如图 但是,看左边那一个孔是其它的网络的,还是全铜,就是这种问题
工资和学到的知识成正比的,所以我要一直的学
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-16 00:54 , Processed in 0.097323 second(s), 40 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表