DDR_I布线

yufangh

原理图说明:


6 S8 x8 B& ~2 t; H' d+ D上图DDR_I电路中需要注意到信号线有CLK+/-,DQS0/1等.


/ q& G* F3 T2 o' x+ [- r2 a; s4 x: q* oPCB图说明:

1: 13位地址线与16位数据线的宽度走6MIL就可以,每根线的间距为9MIL.
2 x: O: p# C! o  }) x' Y2:时钟走线宽度12MIL,两边包地处理,尽可能多打过孔.时钟线一定不要有过孔.
; S/ k  |/ Q$ N& K1 D, V2 H3QS0/1线的线宽12MIL,两边包地处理,尽可能多打过孔一定不要打过孔.
4DR芯片的高频电容要靠近相应的供电脚放置,连线宽度>=12MIL.其供电线宽度>=30MIL.单元供电LDO靠近DDR芯片放置.
5:REF电路需要靠近芯片的引脚放置,线宽>=12MIL.
0 F& p# S* U. y% E$ ~, U8 o, x6:整个DDR单元电路与外界需要用地线隔离.

% e1 G0 b+ ^  o3 e9 q

famed

学习啊,都是画高速的高手呀.

kingscool

干嘛不弄个PDF文档，把教程整理成一份就好了，方便我们学习啊

huangzj

呵呵，谢啦

yufangh

回复 huangzj 的帖子

等长看芯片规格书了，这颗不需要等长，原则上等长是最好的。
& Z2 q: W3 S. u7 _% o( x& e

huangzj

和DDR_2的有什么实质性的区别呢？只是没看到你做等长而已。请教了

peiqiangqiang

还是可以的

yufangh

回复 CFG 的帖子
" b, v- S) {3 `. J  }) h
陈总，你这错别字。。。。

CFG

回复 yufangh 的帖子
) v& a! n' e% U3 M/ l
& l4 v" k! H" N1 i+ t! p甘渣：别来无样呀！