大家做封装的依据是什么，欢迎来讨论

ximiga

大家做封装的依据是什么呢，这里不是指那些厂商给的datasheet，而是指像ASSEMBLY,PLACE_BOUND,
还有SILKSCREEN等

# V; P6 K0 \; c大家在放置部品时，又是依据哪个层放置才能保证后续生产没有问题呢
* Z, {! J: }7 I# t3 K( i# a2 f
7 S+ I4 y; m& u9 _  G( N是按照丝印层？还是按照ASSEMBLY层？
如果按照丝印层
那像下面的情况的两个部品怎么办呢

: o7 N0 ~1 ~2 @) r! H7 \( `
& v3 V5 m% c+ k: w7 F' |4 m很明显，丝印没有重叠，但部品重叠了，所以如果按照丝印放置，不行。

3 l! y# \% w* ~' s9 G) ~- o如果按照ASSENBLY放置，
7 Q- T, o( v0 w* U2 K. _: W+ q+ i# c* ~那下面这种情况怎么办呢

' q' `! u+ E3 ]3 w0 _1 k3 Z, `2 [也很明显，按照ASSENBLY放置，部品也重叠啦
0 E5 z& @' a- [9 O% Y+ ]

* y# u4 h! [, \& D' i! K7 t4 `7 U* @1 t6 k大家都是按照什么规则放置呢
5 u- G' X; b/ M+ c0 V- D- |还是像我现在一样，靠眼看，靠感觉呢

# o* n- Z* K8 {: t/ L3 Y/ C' S欢迎开讨论啊
+ L$ x' H5 V6 O; M) u' P" Q+ D

819535006

具体的尺寸参照datasheet。
至于你说的部品重叠，你的意思应该就是器件离得太近了，这样会有干涉的。
但这个问题是在后续layout的时候，placement来决定的，建库的时候，是不用考虑的。

shiyq0579

首先，做封装库的依据肯定是DATASHEET。在这基础上要加TOLERRANCE。这是参照DFM就是设备能力。至于你的图示表述的问题是你对后续设计工具不熟悉导致的。后续的设计工具会有DRC控制的就是动态查错功能。要对你的工作进行差错提醒。器件布局首先是外型是否冲突，和焊盘是否冲突。在你图示中现象都会报警。只是报警的原因是因为焊盘冲突，不是外型冲突。所以在肉眼查看的同时是有DRC的出错报警的。

ximiga

焊盘的间距当然是参照DATASHEET，那部品与其他的部品的间距参考什么呢

ORZ

焊盘的间距什么的是参照DATASHEET，然后自己再稍微放大一点。
至于您说的问题。。。PLACE_BOUND_TOP这个是你器件的实体范围。。。。
4 B, B3 v' }) [

ximiga

怎么没有人来回答我啊，大家都没有遇到过这个问题吗