EDA365电子工程师网

标题: 大家做封装的依据是什么，欢迎来讨论 [打印本页]
作者: ximiga    时间: 2011-6-14 17:32
标题: 大家做封装的依据是什么，欢迎来讨论
大家做封装的依据是什么呢，这里不是指那些厂商给的datasheet，而是指像ASSEMBLY,PLACE_BOUND,' L5 G1 Q# y0 ^8 ]1 F
还有SILKSCREEN等
6 O, r: Y2 w" S# J  d! K4 x4 n- U+ B2 L3 y
大家在放置部品时，又是依据哪个层放置才能保证后续生产没有问题呢
  q9 V1 `" @9 O3 B  |9 J8 J* q" g& N* \+ u
是按照丝印层？还是按照ASSEMBLY层？
! Q7 w) V2 C9 r0 d0 w如果按照丝印层
  _( `+ ^* m5 L" x- _- g那像下面的情况的两个部品怎么办呢% C6 }" a1 p0 h5 D0 I; `
" r5 a+ h% T# d) W5 `9 o% `, t  Y$ E

7 o2 c4 p7 a  ^# F6 |" z0 I! Z很明显，丝印没有重叠，但部品重叠了，所以如果按照丝印放置，不行。
; v( |- j7 v% H1 B
+ e1 o+ Z. z- Q6 q3 c如果按照ASSENBLY放置，/ y4 S) A* t, j+ W/ ?& v1 w- C0 J
那下面这种情况怎么办呢
! G) c5 W! \3 D) [9 K6 f8 Z8 [1 ~* }/ ^
也很明显，按照ASSENBLY放置，部品也重叠啦
/ M" V7 g7 P6 Y  W) G6 b9 F
& @* X! z6 |& C* E. N8 h, H" w! {
大家都是按照什么规则放置呢( H2 g0 [" o1 g; n' g( G4 O
还是像我现在一样，靠眼看，靠感觉呢
5 c5 y0 s' S- e4 {0 M( r2 Q1 g
+ F  c7 T) r* N9 ]& l6 i4 H欢迎开讨论啊
4 F( w! J( V9 X! R; i9 A$ `. n

未命名.JPG (43.21 KB, 下载次数: 2)

未命名.JPG

未命名1.JPG (10.59 KB, 下载次数: 2)

未命名1.JPG

未命名2.JPG (21.65 KB, 下载次数: 1)

未命名2.JPG
作者: ximiga    时间: 2011-6-15 09:03
怎么没有人来回答我啊，大家都没有遇到过这个问题吗
作者: ORZ    时间: 2011-6-15 11:32
焊盘的间距什么的是参照DATASHEET，然后自己再稍微放大一点。, p+ d5 J3 p* K: y
至于您说的问题。。。PLACE_BOUND_TOP这个是你器件的实体范围。。。。6 R! a0 `  B5 G
作者: ximiga    时间: 2011-6-15 12:01
% G0 H2 S! x. ~3 S8 p
焊盘的间距当然是参照DATASHEET，那部品与其他的部品的间距参考什么呢
作者: shiyq0579    时间: 2011-8-16 12:26
首先，做封装库的依据肯定是DATASHEET。在这基础上要加TOLERRANCE。这是参照DFM就是设备能力。至于你的图示表述的问题是你对后续设计工具不熟悉导致的。后续的设计工具会有DRC控制的就是动态查错功能。要对你的工作进行差错提醒。器件布局首先是外型是否冲突，和焊盘是否冲突。在你图示中现象都会报警。只是报警的原因是因为焊盘冲突，不是外型冲突。所以在肉眼查看的同时是有DRC的出错报警的。
作者: 819535006    时间: 2011-8-23 16:54
具体的尺寸参照datasheet。
& u! s7 {- _5 _0 D/ U至于你说的部品重叠，你的意思应该就是器件离得太近了，这样会有干涉的。
' U: N3 `" M- U( c3 y* D但这个问题是在后续layout的时候，placement来决定的，建库的时候，是不用考虑的。



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2