如何在HDL中对元器件重新排序？

fpga

请高手指点，非常感谢。

fpga

期待中……

fpga

https://www.eda365.com/home-space ... um-picid-10308.html
' G" W- [& _; R% U0 `在上面的路径中是我抓的package setup界面截图。帮忙看看在哪设置。

fpga

比如我在REF DES写上R，我设置以后所有器件的前缀都是R了，能否分类啊？

flyingc381

回复 dzgking 的帖子

没有库，，HDL的原理图打得开么？？
; e1 b- p" B0 V6 m5 E8 Z" F# W5 e

dzgking

回复 flyingc381 的帖子

如何从ConceptHDL原理图里导出用到的库？谢谢

dzgking

) h0 L2 L3 L: f' A2 C2 gproject manager >packager setting
3 N$ C& Z6 w+ p  j5 N大概是这里，试试

fpga

那我想把号码加大如何操作？比如电阻从R200开始排，电容也是从R200开始，IC从U200开始

flyingc381

使用HDL，，偶是专家……
2 X" X' L2 `9 [5 @
1 |7 q' R. N  F7 f有问题可以问我！！

flyingc381

关键是要选repackage
# p. V& W5 o, n) [- b

flyingc381

dzgking 发表于 2011-3-11 16:45
位号有$的可以重新编号的，没有的要手动改了。
输出的时候选repackage.

同意楼上的意见！！！
5 g* K0 D: \5 a* ~0 m; K" R, w. i

dzgking

位号有$的可以重新编号的，没有的要手动改了。
' [5 g: j! p1 H# {  D# A  J7 \输出的时候选repackage.

fpga

高手进来帮帮忙啊，鼓捣好几天了没搞定

fpga

我也是用的export physical，但里面具体需要设置哪些吗？
; ]$ s( X8 d) m* E$ @% r; B然后再back annotate是吗？
9 Q, g6 N* K# y% b我这呀做不行，元器件编号不变
5 x7 z& t% y* F3 t- d我现在有两个板子，想合成一个板子，所以想把两份原理图合并成一份，但位号好多重复的，所以我想把其中的一份位号加大。请问如何操作，谢谢。

Vincent.M

export physical即原理图打包
6 j, P$ ^" _. n0 R) _) S此时，除自己定义的位号，其他所有原件location属性均为$location