传输线延时的计算？

evervotion

有的书上讲的比较简单就是：传输延时Tpd=L/V, V=C/(Er)^1/2，V是传输速度
0 Q, I3 E" a3 @; C但是我在一本书上看到一个计算传输线延时的公式，却只与相对介电常数Er有关？（对吗）
3 L, S$ Q6 t+ B# L; {* n还有就是如果接收端并联电容的话会因电容的充电导致延时时间变大，如果电容的RC常数改变，延时也会随之改变？（对吧）

所以我想问的就是影响传输线的因素（驱动端和接收端电路、传输线相关参数等）以及如何影响的，最好有公式可以说明，
; }" L! q6 {. R- c+ r( k
  D1 ]$ a9 H) l$ ~0 E% x- D6 g/ M/ a文字比较多，麻烦了，
请高人指点下，小弟先谢过了！

流沙

单纯的一根传输线的延时是这么算的，只是因为传输速度V与传播介质的介电常数有关，所以说只与Er有关。同样因为内层外层的介电常数不同，所以同样长度的传输线内层外层有别。
至于你说的电容的问题应该另外算的吧，我只是看到有书上说电容会延长信号的上升时间，降低电路的速度，这与电容的容值以及传输线的特征阻抗有关。
在书上还看到说信号的延时产生的原因主要是驱动过载与布线过长。不是很明白跟驱动过载有什么关系。。。
求高手指点。。。

寻乐的狼

最近在研究FPGA的时序约束，需要算出PCB延时，因此研究了下，与大家分享：
在Er = 4.0介电质上2英寸微带线的延时约270 ps公式来计算出来，更保守的规则是使用2英寸(PCB走线长度)/纳秒(上升/下降时间)规则（此源于ADI MT-097高速逻辑的处理）

bingshuihuo

向高手学习了，又明白了一点，呵呵、、

xang1yang2

拿个板凳跟着楼上的一起学习！

eda1215

实际应用中很少算的，但还是要了解的{:soso_e100:}

wangxs_song

实际设计中哪有这么多道理哦！！！
都是些刚出头的小伙！

longzhiming

真正高手不会有时间来这里写东西的.不用等了.

cccccc32

也想知道结论，请牛人们继续讨论啊！！！
% f+ r9 V  y, |7 ^
谢谢！！！

传说影I

研究出结论了吗

clk

传输延迟，把过孔，不同层走线考虑进去怎么做啊？

草莓1989

回复 10# zly8629481

; M7 k  K6 D# g  A! f8 E8 _5 F
. K- I; ?* [  b0 d: }    是的，呵呵、、、、

mening

跟sqrt(er)成反比是对的，说跟负载电容有关主要还是因为负载电容会削平边沿，导致飞行时间变大了。以上是我的理解。

zly8629481

向高手学习了，又明白了一点，呵呵、、、
草莓1989 发表于 2010-5-31 10:06 PM

% ]7 V" ^1 f9 j" B: p
; x# w  Y8 i3 b" F
    你是 344527980 ？

草莓1989

向高手学习了，又明白了一点，呵呵、、、