关于参考层面/叠构的问题

legendarrow · 发表于 2010-5-6 00:17

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

以前做服务器主板的时候，每一层信号都会有相应的回流层面。现在做一块arm的板子，design guideline上给了一个典型的6层板叠构，top/in1/vcc/vcc1/in2/bottom,有一个疑惑，top和bot层的信号不需要参考层面吗。选择最小阻抗为回流路径，那么top和bot比较典型的回流方式是怎样的。
在SDRAM的design guideline里面要求microstrip阻抗为90 Ohm +/-10%, 没有参考层面如何控制表层的阻抗

还有一个问题（问题多多，呵呵）
8层板的stackuo：top/gnd/in1/vcc/vcc1/in2/gnd2/bottom, in1处于gnd与vcc之间，如果调整in1到gnd之间的pp薄些，in1到VCC的core厚些，是不是就可以不考虑in1与VCC的耦合从而不用考虑in1层的信号线在vcc上的跨moat问题了呢

lisaliang0520 · 发表于 2011-7-19 14:50

受教！

legendarrow · 发表于 2010-6-30 16:54

回复 legendarrow B$ \4 r. ]/ B
5 j( M9 f0 G, ]8 F9 [& k3 v7 l$ K" V
6 { t# D* U$ J0 i
其实做仿真是最好的方法，电源完整性仿真3 A' P, u; K$ j2 I( {: P3 Q
cwfang 发表于 2010-5-6 15:05

在信号完整性中文版144页有计算平面阻抗的公式，呵呵

legendarrow · 发表于 2010-6-30 16:27

信号回流路径遵循回路电感最小
所以是第三层

浪子 · 发表于 2010-6-5 11:37

九楼有没有相关资料呢 ,本人认为这种说法很难理解

doya · 发表于 2010-6-2 15:23

top层的线当然可以参考第3层，这也是控制阻抗的方法之一。

loveb771 · 发表于 2010-6-2 11:34

8层板的stackuo：top/gnd/in1/vcc/vcc1/in2/gnd2/bottom, in1处于gnd与vcc之间，如果调整in1到gnd之间的pp薄些，in1到VCC的core厚些，是不是就可以不考虑in1与VCC的耦合从而不用考虑in1层的信号线在vcc上的跨moat问题了呢

这个想法很好，根据SI经验当CORE的厚度是PP的3倍及以上时可不考虑VCC的跨MOAT 问题

qing · 发表于 2010-5-12 16:35

学习，顶

232704482 · 发表于 2010-5-11 10:11

DDDDDDDDDDDD

legendarrow · 发表于 2010-5-8 21:55

top层的线也可以参考第3层" ^1 [6 T/ B; ~& h2 s U
CAD_SI 发表于 2010-5-8 12:19

可以吗，呵呵，对这块不太了解，其实如果按照定义，沿着阻抗最小的路径，应该也是第三层。从前都是讲参考相邻层，一下转不过弯

cwfang · 发表于 2010-5-8 19:53

回复 8# ieracll

siwave

CAD_SI · 发表于 2010-5-8 12:19

top层的线也可以参考第3层

ieracll · 发表于 2010-5-8 08:46

电源仿真是用什么软件？

legendarrow · 发表于 2010-5-6 21:17

回复 legendarrow
, d% }* h1 Y% S2 {" @0 c/ H: Q8 Q2 N+ o+ \1 y9 L6 G- O8 C! m
, q8 S9 D" b- _! ]* t: Q o! T0 ~3 v9 f
其实做仿真是最好的方法，电源完整性仿真
1 W" p/ N6 X2 G/ x; Y2 }cwfang 发表于 2010-5-6 15:05

谢谢了

cwfang · 发表于 2010-5-6 15:05

回复 5# legendarrow

其实做仿真是最好的方法，电源完整性仿真

		自动登录	找回密码
密码			注册

关于参考层面/叠构的问题

EDA365欢迎您！

推荐内容 /1