请教：关于DDR部分阻抗匹配

may

请问一个问题，
DDR部分的control command 线后面的并联上拉电阻，起到什么作用，
: J4 \. x4 U  Z# ^是阻抗匹配吗？，但为什么放在接受端之后。
9 |) b" S6 f% j6 w6 i# b/ v+ X  \. F, p
另外一个，数据线的串联电阻，按理论是阻抗匹配，
但又为什么靠近接受端，不应该放在芯片附近的吗？

frankqs

你要看看你的DDR是怎样的 拓扑结构。
2 `4 u, ]  ~- w( F( C并联电阻是VTT端接电阻，那个是用来吸收噪声的。对于没有DIMM的P to P拓扑，可以却掉的，但同时你要考虑一下你的DDR的驱动能力问题。没有DIMM的P to P 拓扑中数据线上的串联电阻的位置，也可以放在中间的，由两方的驱动能力强弱，器件放置等因素共同决定。

may

你们的是什么“逻辑”
解释得一点不靠谱
2 j- n6 Q3 m; Y一点不“逻辑”
袁荣盛 发表于 2010-1-13 09:16

8 E! x$ f, c5 H; N6 l' K" W; n
- [+ i- ?8 h/ R0 u$ ~" ]1 u    那你说应该怎样解释“靠普”呢？

袁荣盛

刚才抓了一个逻辑请教了一下，
他的解答是control command 线后面的并联上拉电阻不是起到阻抗匹配的。
4 U4 R' q2 X% d# ?; l& l- \数 ...
! j* m$ R$ S5 D; Pmay 发表于 2010-1-7 18:22

  S9 {4 `7 W/ Q) A2 d
, @1 V, m8 K; y6 B
5 R6 T- _# ]) L" O" I6 W* T& f   你们的是什么“逻辑”
解释得一点不靠谱
) d; A( P( ~* i4 P: B/ C; v* _0 h一点不“逻辑”

michaelw_wang

1. control command 线后面的并联上拉电阻不是起到阻抗匹配的 --- the pullups are for parallel termination, which usually are placed at receiving end, they are for impedance match (50ohm).
2. 数据线的串联电阻因为是双向的，所以要靠近DDR那边 --- my understanding is the position doesn't matter for bi-directional bus. putting them at DDR side is for easier/neater routing.

may

刚才抓了一个逻辑请教了一下，
# Y: q3 p. \" k' i( Y他的解答是control command 线后面的并联上拉电阻不是起到阻抗匹配的。
7 g. k" Q. K. t4 }& W数据线的串联电阻因为是双向的，所以要靠近DDR那边

还有大虾知道这方面的，再给解答一下，谢谢