找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 4134|回复: 11
打印 上一主题 下一主题

Decoupling Cap电容位置的摆放

[复制链接]

43

主题

139

帖子

1384

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1384
跳转到指定楼层
1#
发表于 2009-12-18 13:31 | 只看该作者 |只看大图 回帖奖励 |正序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 ieracll 于 2009-12-24 12:23 编辑
0 p; I# v6 d  r+ z8 |0 y
7 r( Q( w5 j* X- s! ]! }2 T芯片电源pin脚的Decoupling Cap摆放位置 原则上是靠近pin脚摆放,而且电源要先经过电容再进入芯片的pin脚。) E: {2 ^$ `( l" _+ s
      在这里有个疑问,decoupling cap 去耦原理是滤掉与其谐振频率相同的杂讯。那么假如 电源不是先经过电容再进入芯片的pin脚,是不是也同样也能起到滤波的效果?(因为杂讯走低阻抗路径,经过电容导入到地去了)( K6 n7 @  _* O; ~
      另外一些BGA封装的芯片,电源pin脚的Decoupling Cap摆放 摆在背面靠近pin脚的位置,再通过VIA与电源pin相连 效果跟摆在芯片 正面 但是跟电源pin脚位置相比前者远  。这两种情况相比,哪种效果好?个人认为是前者好。 不过不是很确定。请高手们释疑解惑。
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏1 支持!支持! 反对!反对!

10

主题

277

帖子

1766

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1766
12#
发表于 2011-7-20 10:56 | 只看该作者
个人觉得第一种好

25

主题

118

帖子

398

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
398
11#
发表于 2010-3-9 17:35 | 只看该作者
挑战传统啊,不过确实值得有人来测一下。

39

主题

448

帖子

2928

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2928
10#
发表于 2010-3-4 09:18 | 只看该作者
回复 7# ykwym
- s9 a! D  A' y- F8 u& \
6 q+ ]: w) {* ], v4 s
# P$ E7 e- g4 M5 H/ O  X- `: K" Z        这个先后顺序得看具体的电容容值吧?谁小谁在左边

0

主题

1

帖子

7

积分

初级新手(9)

Rank: 1

积分
7
9#
发表于 2010-3-2 15:20 | 只看该作者
C66、C63小容量那个用更小的封装是不是去耦效果更好呢?

116

主题

563

帖子

7196

积分

EDA365版主(50)

Rank: 5

积分
7196
8#
发表于 2010-3-2 10:03 | 只看该作者
回复 6# honejing ! [9 P1 Z" _5 b' `  r) t  ^' u

& @% a* O- ~0 P* Y
' A0 g2 ~5 {  y  X0 G2 j' Z    根据去耦原理,信号(不管是有用的信号还是杂讯)只会走阻抗最低的路径。
/ `$ x& A4 A% r* H6 F) g  k图1图2不管电容如何摆放,杂讯都不会向电源的方向传播,而是沿着低阻抗路径(电容到GND)流动,所以他们的效果应该是一样的。
+ H; ?: d" N  l* u* h% n: ]* d& H2 S
/ e8 J0 v' _$ P0 k/ A% _小电容放的距离IC近是因为它的去耦半径小,大电容距离远,是因为去耦半径比小电容大;不管怎样到IC的距离应该都在他们各自的去耦半径内才有意义,否则放了也是白搭!
$ @, d3 v- r+ K4 A6 G
3 T" Z* Z# H; J' B, M; O* D& H理论是这样的。还是那句话:实践是检验真理的唯一标准!!有没有自己亲测过的???给个测试的结果,让兄弟心里有底。

14

主题

211

帖子

2892

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2892
7#
发表于 2010-2-28 15:38 | 只看该作者
回复 5# pjh02032121 . Q! o% b! [* U7 j% V

5 `1 Q5 R3 Z2 E, F5 G/ N  t& c$ i, I
    图一中C63,c66最好放的方向相反,这个是一个dell的专利。

20

主题

413

帖子

5131

积分

五级会员(50)

Rank: 5

积分
5131
6#
发表于 2010-2-26 23:08 | 只看该作者
圖一优於圖二:
' x$ d& }; e& v  Q; w1 u9 g7 I1. 防 IC 雜訊往外跑 ( DeCap),兩者相當。
0 s  k1 {8 ?" O- R2. 防外部電源雜訊干擾 IC,則圖一优於圖二。

116

主题

563

帖子

7196

积分

EDA365版主(50)

Rank: 5

积分
7196
5#
发表于 2010-2-26 11:11 | 只看该作者
个人理解:根据去耦的原理,下图两种电容摆放方式效果应该是一样的;
4 O: f* ]% k, K% [可是大多数人都认为图1的摆放方式更好;
5 I1 M/ D% \5 I: h2 k7 u有没有高手实际测量过?到底有没有差别?给个说法。
% D* p; q4 t- u: z$ \! f% O1 E谢谢啊!; S5 k( i4 a1 R! j8 a/ f" I) a  B
( ]) x6 a& a7 j2 j& \( u7 s

0

主题

14

帖子

179

积分

二级会员(20)

Rank: 2Rank: 2

积分
179
4#
发表于 2009-12-29 21:11 | 只看该作者
第一个问题:
# m. }& Q! d4 L1 ^/ l: C这个问题你好像还没搞明白,先看看去藕的原理在说吧.
, s! l) R4 {9 y$ S' R  \; A* o第二个问题:
" S/ ]7 `2 x' I! N2 F5 u$ ^+ E1 @主要看这个去藕回路的电感那个更小,不一定摆在正面一定好,看层叠结构和电源地平面的间距

57

主题

278

帖子

1692

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1692
3#
发表于 2009-12-23 08:19 | 只看该作者
也不一定,看via电感和走线电感哪个大

33

主题

492

帖子

2163

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2163
2#
发表于 2009-12-21 14:43 | 只看该作者
前者
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-12-26 00:34 , Processed in 0.068373 second(s), 42 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表