说好不哭，直到电流“烧”红了过孔……

admin

微信公众号 | 高速先生
1 x: V# C. [+ g文 | 姜杰

$ v, }. X* \3 N  Q1 E. {! I. k
. g4 k! i' z6 f7 m" W" ~2 a! o不走寻常路的电流是PCB设计中的“刺头”，有时明明给它铺好了阳关道，它却偏偏要走独木桥，让人欲哭无泪。
$ l& L* G2 E% x& d: H5 M就像高速先生之前遇到的一个案例，电源输出过孔排列的整整齐齐，虚位以待，电流偏偏舍近求远，就挑了几个你意想不到的过孔硬刚到底。
4 v  I8 F8 l5 X  L2 N. v供电模块VRM与用电端SINK的相对位置如下。
9 }+ K/ ?3 K% C2 ~2 W/ J% G2 n
其中，VRM采用DC-DC开关电源，DC-DC外围电感L5电源输出管脚附近的过孔分布均匀，内圈过孔与管脚的间距d1=d2=d3（局部放大图如下）。
3 w8 T( N! n; E+ G7 Z0 {5 _4 ?
看起来似乎没啥毛病，按照预期，电流至少会在离L5电源输出管脚最近的内圈过孔上均匀分布。不过，再一想SINK端与VRM端的相对位置，有些朋友开始犯嘀咕了，电流都是喜欢走捷径（电阻较小的路径）的，那么，离SINK端更近的左下方的过孔通流会不会多点呢？高速先生一开始也是这么想，但是仿真的结果却让人大跌眼镜：过孔电流分布图显示，在电流流向的反方向（白色方框区域），有几个过孔通流较大，这是怎么回事？！
$ T% D/ h3 B1 Y2 [) I+ `3 H" m
打破砂锅问到底是高速先生的一贯风格。通过仔细分析过孔载流，发现过孔通流除了与电源输出管脚的间距有关系，似乎与过孔阵列的缺口方向也存在某种神秘的关联。
2 L/ U' n$ F5 e* q
% ]5 O, ?8 V, u9 C. t8 O9 A" d

大胆假设，小心求证，困难看淡，说干就干。先把模型简化，删除板上其它器件和走线，保留内层电源、地平面的连接，同时，将VRM用一端电源输出、另一端接地的电容代替，调整VRM与SINK的相对位置。简化后的模型如下。
简化模型的VRM端过孔电流分布已初露端倪，似乎能看出点趋势来了。
& B2 u# ?0 ~0 o' R
! d' t8 {& h$ Z0 q. k为了能进一步说明问题，我们继续调整过孔阵列的缺口方向，比较过孔载流的情况。
$ A$ y! o, c5 k7 g* P
- j+ d0 t9 D' V) t0 R, W; w只看阵列缺口对称时的情况似乎还不够全面，那就再看看不对称时的载流。

# `+ q  k% l' T: A- F想必各位已经看出规律了：在电源输出过孔与管脚间距相同的情况下，最靠近阵列缺口的过孔载流最大。为什么会出现这种现象呢？
7 a1 R% j* U" Z$ q
4 M" m7 j: q' j
. E+ S; X0 L+ o, j4 D0 v8 D9 V0 f
9 D9 L4 u4 i; b5 X8 Q( ?不妨再来看看电流密度图。以左侧的电源输出管脚为例，一开始电流以管脚为中心向四周均匀发散，对于有过孔分布的三个方向，电流会迅速找到最近的过孔，流向内层电源平面。而从过孔阵列缺口溜出来一部分电流，遭遇大概是这样的：出发时扫眼一看，一马平川，前方全是铜皮，没有过孔挡路，好嗨哟，跑着跑着发现没路了，不知谁喊了一嗓子：“此路不通，拐啦拐啦！”于是，逃窜出来的大部分电流又猛打方向，掉头钻进了离缺口最近的过孔。
这么一折腾，出现阵列缺口附近过孔载流最大的现象也就不足为奇了。


$ J6 ^# W7 K# `0 M, ~
— end —

本期提问

保持同样的过孔间距，阵列缺口补上之后VRM端载流最大的过孔会出现在哪个位置呢？
% y6 i1 n3 T1 e# N  C

! z/ g5 b: ~. O% ~: [. _
$ H" Z4 H0 I; ]1 b+ V



3 f. Q' X# m  q' T1 ]# w# c( c. \; A" ~
; n7 B9 Q* K2 ]& _" x6 L————你可能错过的往期干货————

; A7 n" O7 D5 X; |' k% ?- m没空间啦，我能不往板边走线吗！
宝藏文，高速先生所有原创技术文章，戳戳戳！


, h! t% y  |2 b1 w' E, f: o回复数字获取往期文章。（向上滑阅览）
0 g. A; l( X! ]+ y
回复36→高速串行之S参数系列
回复35→高速串行之编码系列
回复34→高速串行之S参数-连接器系列
/ k' T7 S3 o8 v. M0 B1 T回复33→高速串行简史系列
回复32→电源系列（下）
回复31→电源系列（上）
回复30→DDR系列（下）
4 S5 g# B+ l$ B4 U% B. J8 n回复29→DDR系列（上）
% i) c1 X2 L; L3 @) X/ v" l回复28→层叠系列（下）
6 m+ b; G6 l$ O9 H回复27→层叠系列（上）
回复26→拓扑和端接系列（下）
8 S. N% B6 ?7 ~; m8 v4 l/ f回复25→拓扑和端接系列（上）
回复24→反射详解系列文章
0 Z& J) ]( P: X回复23→阻抗系列（下）
回复22→阻抗系列（中）
7 [" }6 R9 e  J' |0 z6 ?( {回复21→阻抗系列（上）
回复20→绕线与时序
回复19→SERDES与CDR系列
. ?# T2 t& Q8 ^2 b! ~# o! q: e  H回复18→既等长，为何不等时系列
/ e  e# T! [+ b% R5 d回复17→cadence等长处理&规则设置
回复16→DDR时序学习笔记系列
9 ?' n4 n: w% o& m) S回复15→串行系列
回复14→DDR信号完整性仿真介绍系列
回复13→PCB设计技巧分享一二
回复12→高速设计三座大山
回复11→PCB设计十大误区-绕不完的等长系列
回复10→PCB设计十大误区三
回复09→DDRX系列
0 x/ E1 E% `. _! o回复08→高速串行系列
, D( F8 j# R9 K$ G: [1 j3 \+ Z回复07→设计先生之回流设计系列
回复06→略谈Allegro Pcb Design 小技巧
回复05→PCB设计十大误区一二
回复04→微带线系列
回复03→抽丝剥茧系列
  _" h, r" G' l4 g) |" K回复02→串扰探秘系列
+ g( z1 x; P4 u6 u$ U+ O. j  z回复01→案例分享系列
) `/ g0 U+ z$ [& q0 W' ~# X( v1 X1 A
2 _1 y# p  D8 k+ m$ i2 S
+ E. }' M0 w7 i' o

觉得内容还不错的话，给我点个“在看”呗

& M6 [2 d' ~& ?