EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 Cadence_CPG_Mkt 于 2018-6-14 23:49 编辑 * L0 k; w' R0 }5 ?* L5 [! g4 j% k
1 f& n. c; B3 Z8 e: F
PowerDC 本节介绍Cadence® Sigrity™ 2017 PowerDC™ QIR2 版本中的新增功能。
' q. {+ [8 ?; B# ]3 n
Allegro数据库相关更改
; L6 ^1 u Q% A4 d0 ?) ^# a4 V; j
多区域层叠支持 在Stack Up 窗口，支持多区域功能。 多区域信息显示在区域管理器中。 ) ?" K. c4 Z4 `- J0 F8 i9 f9 ?
刚柔结合设计的3D热预览改进 在仿真之前，单击工作流程窗格中的“预览热3D模型”以查看3D热模型。 / z% g/ B2 P- R
弧形走线支持 走线弧和铜皮边界弧被离散化为小段走线。 8 l W9 |5 F+ J" P
网状铜皮支持 在PowerDC中，网状铜皮被网格剖分。
9 J! f& _& O7 o0 w
可用性改进
$ r5 c- W+ O M多板连接器引脚电阻支持 在“设置引脚电阻”窗口中，每个引脚可以用特定的电阻来定义。 您可以保存并加载.csv格式的引脚电阻文件。 引脚电阻文件的格式如下图所示。
$ V8 h \" M4 q2 l6 h1 w
连接器引脚电流/电压显示 多板/封装压降分析和多板/封装电热协同仿真工作流程中添加了新的View Connector Pins Results选项。 仿真结束后，点击此按钮，查看连接器的引脚电压、压降、功耗和引脚电流。 连接器信息文件被命名为ConnectorPins_SimulationResults.xml，保存在结果文件夹中。 5 u0 y# `. x3 }7 c+ h
将多板VRM感应引脚定义为差分对 2 {% u& `4 y* n% g8 A- j# X
测量两点之间电压的功能 1. 要测量电压分布图中两个点之间的电压，请右键单击并从快捷菜单中选择测量压降或测量压降（参考点）。 2. 右键单击并选择结束测量压降以退出该命令。 + V4 I L4 y _, ^
选择扫描迭代功能 1. 单击扫描管理器中的“选择扫描集”按钮。 所有迭代都列在“选择扫描集”窗口中。 2. 一些或所有的迭代进行扫描仿真。 " U4 s% M2 {' t1 b; p1 g0 w6 b
将PowerTree拓扑添加到PDC签收报告的选项 1. PowerTree安装完成后，单击工作流程窗格中的“应用PowerTree”。PowerTree选项在“报告选项”窗口可见。 2. 选中此选项，将PowerTree拓扑添加到签收报告中。 - y- o- v6 K- A" n# }7 H7 R
导出调试信息的选项 增加了导出调试信息的选项，用于在无法取得项目文件情况下检查问题。 1. 设置环境变量POWERDC_DEBUG=1。 2. 在仿真结果文件夹下找到文本文件Worksapcename_PowerDC.debug。
) a4 @6 r/ m+ ZAMM/PowerTree的相关改进 4 A T8 L' O* }) Z* ?
支持热模型的AMM模型分配 在分析模型管理器(AMM) 中，您现在可以指定热模型数据。 在AMM模型分配之后，模型数据被传递给PowerDC以创建工作空间。
$ x( E" V( ^1 W, N" l4 R
支持采用没有地网络的PowerTree 对于没有地网络的PowerTree拓扑，当您在工作流程面板中单击“应用PowerTree”时，PowerDC可以创建一个没有地网络的工程文件。
+ h0 H0 d" A: U! [2 i1 J
其它改进 / x% ~/ V# `5 p2 B
PowerDC中的标记层支持 您现在可以根据分布图附加评论或备注。
! B+ J4 h1 B# I' v: J$ Z* q( l* w
这些备注是layout工程师修改layout的指导原则。
8 }3 i& o# g# p* U* H4 K* t; x
热精度改进 当空气流量为0时，系统使用自然对流。 →选中“使用增强传热系数模型”选项来提高精度。1 W3 d8 H/ j9 B& q
默认情况下，如果选中此选项，则计算传热系数的三次迭代。 3 @; r' Y4 e: G+ C
更多TCL支持 加载PowerTree 2 P2 @8 w4 C+ ~: \& \* H
应用PowerTree
) n7 x% W t6 Z, B: Esigrity::apply powerTree -net {power netgroup,pairing p/g net} -net : if no netpair is specified, all power net groups will be applied. . ^/ ^: }( @8 q, V( O/ V
更改所有层/过孔的材料 % @9 W; \& S% [- N
sigrity:: update layer model_name {FR4} {allDielectric layers} {!} sigrity:: update layer model_name {copper} {allconductor layers} {!} sigrity:: update layer dielectric_name {FR4}{all conductor layers} {!} sigrity::update PadStack -all -conductivity{5.85219e+07} -MetalName {copper} {!}
" K; e0 z, b3 G
' m+ Z- S" I# D+ @+ S5 ~
% p- U) m$ W' n* }
欢迎您的评论！ 您可以通过PCB_marketing_China@cadence.com联系我们，非常感谢您的关注以及宝贵意见。
) G" v+ t. g5 T" G, _$ j
" @; f1 O& H! z" I. p! t6 v8 J4 Y" Q- c1 W# k
| 
/1 
发表于 2018-6-14 23:49
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！