有人用cadence的egro Design Authoring吗？

myexpma

cadence最近推荐使用allegro Design Authoring来代替capture，不知有没有人用过？如有，请介绍一下。

onlyking

myexpma 发表于 2018-6-15 23:55
我安装的是spb17.2，网上下载的，没有看到有此软件啊？

你安装完成后，在进入的时候就有
  y# }# R7 F, Y% C$ Z* T+ S

myexpma

onlyking 发表于 2018-6-12 15:17
安装软件自带的，只要你的licence支持，你在进入时，可以选择的

我安装的是spb17.2，网上下载的，没有看到有此软件啊？

onlyking

myexpma 发表于 2018-6-8 21:39
4 s( I. h$ O0 [8 i应该不是吧，介绍中没有提到HDL。

, K0 W. ?# [& a9 u, i安装软件自带的，只要你的licence支持，你在进入时，可以选择的
. N; o5 C8 m8 l" K

myexpma

amaryllis 发表于 2018-6-8 09:29
1 S9 i5 f) \9 q& z7 g% Z) q就是原来的HDL吧，安装包默认带这个组件

$ _0 F* d* N$ C- D/ z, w3 z应该不是吧，介绍中没有提到HDL。

amaryllis

myexpma 发表于 2018-6-7 22:23
从哪里可以得到软件试用？哪个论坛有下载？

就是原来的HDL吧，安装包默认带这个组件

myexpma

gleefly 发表于 2018-6-7 10:57
4 j( l* o, t5 G, }. l* ?Allegro Design Authoring 原理图工具特色:
- C5 W& L% x& T3 ^1 g1、完全层次化的设计方法
2、多视点（多个窗口显示相同或者不 ...

# ?% {' ?) O! K" d从哪里可以得到软件试用？哪个论坛有下载？
7 X2 k, n% m# \; [

gleefly

Allegro Design Authoring 原理图工具特色:
1、完全层次化的设计方法
2、多视点（多个窗口显示相同或者不同的电路）
3、组件浏览和实体元件选择（具有过滤功能的物理元件列表）
" n; v* g0 f8 ^9 v  g/ u% f  Z2 L8 R4、项目管理器（统一流程管理，工具的运行设置）
! }5 W' ~& x' j; }9 r5、层次管理器（结构管理）
6、直接从原理图生成层次化的VHDL和VERILOG网表格式
7、Cadence SKILL 程序语言扩展支持
( i2 Z0 v' U* v' o, ~$ L2 |  l8、所有的Allegro PCB Editor产品可以交互设计与交互高亮显示
9、优化算法保证最少的元件使用
: l% ?+ s2 A- V3 @- ?5 C7 O1 x( R10、通过附加工具交互式的来保证原理图与版图的同步
& V% a  D6 @0 a( ^' _11、生成标准报告,包括自定制的料单
' F; s& k8 G& I% L3 b12、TTL, CMOS, ECL, Memory, PLD, GaAs, Interface 和 VLSI 库
  A( v2 A/ u" M  W% @, ~% a13、ANSI/IEEE以及常用符号
EDIF 原理图与网表接口特性:
- e! G( a5 Z$ O3 M% t1、支持EDIF 3.0.0标准
' o! e& o; m  \2 K# L/ m6 ~2、支持平坦化和层次化设计
( T0 n! s9 J( v. O& i2 p8 X7 I3、所有SYMBOL库的转化
/ B( f, q/ X4 |4、支持的器件，PIN和对应的MAPPING

gleefly

有！用习惯了也很好用！
原理图库不兼容，更换挺麻烦的。