一般CPU带DDR或SDRAM 多片的时候是需要仿真的,一般是一组或几组数据,地址,
! l% M; s6 M6 _7 a% Q' t8 K$ ]你的分支点A靠近CPU处点D越近,越近似星形拓扑,信号波形会越好,但PCB布线会最困难,
, p$ J, r+ |8 _1 ^" P分支点靠近B,C点则为远端簇形拓扑,大多数设计者采用的拓扑结构,
# e4 p. y& m1 T多根数据或地址线都采用这种拓扑的时候,需要分段等长,等长到多少需要计算时序或仿真一下.(原则上越等长越好)
5 q1 Z, Z( g+ O如果不采用SigXP工具通过付模型方式设计分支T点与等长,也可以用命令方式来设T点,只是要一个一个网络来点,具体如下图:
$ I0 f' A, E! p1,logic>>Net Schedule命令,
# t5 ~5 ]* D8 M4 R
s4 ]5 G4 q% b
2,然后点击需要设T点的网络的pin脚,右击选择insert T, 然后点一下放置T点,,再点其它pin3 n- c0 w; e/ p* `* h3 a& ]
- T2 j# ?" q3 M4 N# z3,显示T点和设置大小在setup>>Drawing Options下,移动T点的时候find里选Rat Ts
" E; B, l! P" H: S \8 j, [3 j, Q5 j( T7 O c8 b: b( e$ W
) I+ A# h# ?8 l! z: D+ A& ?
定义好T点之后就可以在规则表里面定义pinpair设置等长了 |