i.mx6ull与DDR3校正不通过的问题

gwei_0210

各位大神有用过Freescale IMX6ULL芯片嘛，我们用的是1个DDR3芯片，就是跑不起来，哪位大神用过请指教一下啊
# M) C+ q/ y. h, ?/ f7 ^% H

x1215

挨打沒死六 XD

zxk

路过，学习一下 mark

gwei_0210

已经解决了。原来焊接的芯片是从市场买的；我们从新焊接了新的1Gb的ddr3，就可以通过校正了

duzz

狗版主，这么翻译飞卡要气死

超級狗

6 h  T& c8 g- M5 Z- D) n5 Q

gwei_0210 发表于 2017-8-21 13:10
  L& u+ w* x6 a: _填的参数是正确的，百分之三十的样机可以跑起来；DDR3是1G的 DDR3-1066，IMX6与DDR3之间的走线就是开发板 ...

走線不變、但層數變了，銅皮夾層的厚度也會跟著改變，阻抗有可能會受到影響。
3 M- h* S9 o1 H2 H# \
如 10 樓所言，可以嘗試調整驅動能力（Driving Strength）看看。

( d0 o- R2 e; r. c4 ^  j
. K8 C! |; g) _, j( Q. x) P# o

超級狗

挨打沒死六討論版有一個跟你有同樣問題的人，有人做如下的建議。
, |" X2 c- E% y8 C7 T, y
# q" Z9 Z3 d4 p, P) O) \% g7 ghttps://community.nxp.com/thread/365106
  O" h* w7 o& S! G  G- N

7 Y7 g. o+ r7 }: t8 P3 `/ m3 A

• Verify the PCB design using "MX6 DRAM Bus Length Check" sheet in "HW Design Checking List for i.Mx6DQSDL Rev2.7.xlsx"
  . q7 e9 u+ G" t" u1 ^9 i* J) Hhttps://community.freescale.com/docs/DOC-93819
• Try using different drive strength for DRAM signals for both  i.MX6 and DRAM part.
• Try different DDR_SEL options  (11 or 10).
  & y( q& G: E0 R; s10 : LPDDR2
  11 : DDR3
  7 {  I8 J! E/ I. X

kele1983

gwei_0210 发表于 2017-8-21 13:10
试过，也不行

5 a2 p3 `* i- A7 O: d# b6 i我遇到过一次是把ODT从60改到120ohm就能做校正了。当然你也可以更改芯片驱动能力试一下。
还遇到过一次板子不稳定，有时能启动，有时不能启，是因为DDR容量比原来翻倍之后，没有更改内存刷新时间，自刷新时间太短造成的不稳定。
6 v, \, E$ N' a+ o  \) f我觉得还是内存参数哪一块没有配置正确，你可以参考一下。
& [, f/ R. G$ b3 U  C4 P. s
; p( v3 X3 Q7 X1 G" e0 D

gwei_0210

DDR Freq: 396 MHz
1 ~1 D- h) O0 H& d; _( S
ddr_mr1=0x00000000
Start write leveling calibration...
' D* K  t, M3 D6 e8 i+ ?& ?2 mrunning Write level HW calibration
' H. m& z+ a6 Y0 h' h. U' XWrite leveling calibration completed, update the following registers in your initialization script
    MMDC_MPWLDECTRL0 ch0 (0x021b080c) = 0x00030007
1 y9 h2 N: s7 a7 n" {4 S# T6 W6 C    MMDC_MPWLDECTRL1 ch0 (0x021b0810) = 0x00080008
Write DQS delay result:
( R: {2 `/ `; q# E9 {   Write DQS0 delay: 7/256 CK
! G6 p9 Q: J( V& v8 r5 A. O   Write DQS1 delay: 3/256 CK

" y6 p4 m0 a1 u9 ZStarting DQS gating calibration
$ w% @' ~3 Y+ r/ Z' ]! ^" f. HC_DEL=0x00000000     result[00]=0x00000011
. HC_DEL=0x00000001     result[01]=0x00000011
. HC_DEL=0x00000002     result[02]=0x00000011
. HC_DEL=0x00000003     result[03]=0x00000011
. HC_DEL=0x00000004     result[04]=0x00000011
. HC_DEL=0x00000005     result[05]=0x00000011
. HC_DEL=0x00000006     result[06]=0x00000011
0 i; U  W/ H7 G- ~4 T. HC_DEL=0x00000007     result[07]=0x00000011
. HC_DEL=0x00000008     result[08]=0x00000011
  A. Y  J  m9 y  w. q; C5 _. HC_DEL=0x00000009     result[09]=0x00000011
. j* `  b. _: A. HC_DEL=0x0000000A     result[0A]=0x00000011
* d0 |) k0 x0 ^$ I/ g6 j/ c2 x9 }. HC_DEL=0x0000000B     result[0B]=0x00000011
. HC_DEL=0x0000000C     result[0C]=0x00000011
1 a. u0 b6 b# i6 ^% \. K  E. HC_DEL=0x0000000D    result[0D]=0x00000011
ERROR FOUND, we can't get suitable value !!!!
/ m8 G, U( d: T. h8 G7 vdram test fails for all values.
# A6 G6 }# ]3 q9 M2 G8 D- o8 {  ]
Error: failed during ddr calibration
- n& V# X  v; D  |. [: I

gwei_0210

Aubrey 发表于 2017-8-18 16:01
生成script前按照说明填的参数是正确的吗  本身DDR 2G改成1G DDR3的吗？是否有参考的开发板？

3 T9 E" N# u- l% [+ Q/ T/ }0 Z6 E填的参数是正确的，百分之三十的样机可以跑起来；DDR3是1G的 DDR3-1066，IMX6与DDR3之间的走线就是开发板上的复制过来的，PCB由4层变成6层的
% w7 I" h2 h1 Z. _3 f. v; ]7 s

gwei_0210

kele1983 发表于 2017-8-21 10:41
可以试试更改ODT设定寄存器后再进行Calibration，一般ODT可以尝试60/120ohm。

& |0 |' c8 z) P" ^: w试过，也不行
( u8 o5 d4 j) d# S- C  g' D

kele1983

可以试试更改ODT设定寄存器后再进行Calibration，一般ODT可以尝试60/120ohm。

Aubrey

4层改6层DDR阻抗控制做了吗？DDR尝试把频率降低再校准下

gwei_0210

6 X1 q6 x. ?7 _, E" K% [$ N! oDDR Freq: 396 MHz
6 U& O. c, ]2 h( X  A5 k% W1 A1 r9 B
  a. R4 K2 y  G1 |: `ddr_mr1=0x00000000
  f5 @( f2 T' x) e7 V7 F8 {; v! TStart write leveling calibration...
6 U, @' x: C. Y: k8 Drunning Write level HW calibration
Write leveling calibration completed, update the following registers in your initialization script
    MMDC_MPWLDECTRL0 ch0 (0x021b080c) = 0x00030007
    MMDC_MPWLDECTRL1 ch0 (0x021b0810) = 0x00080008
+ i0 m1 V1 G* L- SWrite DQS delay result:
7 d! u8 y  _8 w   Write DQS0 delay: 7/256 CK
& X/ v. d* ?* Z# }0 H   Write DQS1 delay: 3/256 CK

Starting DQS gating calibration
. HC_DEL=0x00000000     result[00]=0x00000011
5 p( n2 t2 v0 @& c7 [7 ?. HC_DEL=0x00000001     result[01]=0x00000011
. HC_DEL=0x00000002     result[02]=0x00000011
9 l9 f1 C& d; B2 l8 o. HC_DEL=0x00000003     result[03]=0x00000011
. HC_DEL=0x00000004     result[04]=0x00000011
. HC_DEL=0x00000005     result[05]=0x00000011
. HC_DEL=0x00000006     result[06]=0x00000011
. HC_DEL=0x00000007     result[07]=0x00000011
# r" Y, e/ Z& Z" ^. HC_DEL=0x00000008     result[08]=0x00000011
. HC_DEL=0x00000009     result[09]=0x00000011
. HC_DEL=0x0000000A     result[0A]=0x00000011
. HC_DEL=0x0000000B     result[0B]=0x00000011
& {* L0 h. T7 S. m' D( A. HC_DEL=0x0000000C     result[0C]=0x00000011
& M) d* y! }( L2 r7 J; f9 |) i4 {. HC_DEL=0x0000000D    result[0D]=0x00000011
ERROR FOUND, we can't get suitable value !!!!
dram test fails for all values.

Error: failed during ddr calibration

7 a2 b4 |9 s" |- V

gwei_0210

天的参数是正确的，百分之三十的样机可以跑起来；DDR3是1G的 DDR3-1066，IMX6与DDR3之间的走线就是开发板上的复制过来的，PCB由4层变成6层的