有关DDR3 信号线参考平面的问题？

DIY民工

本人做一个新项目  8层板（TOP  GND  S3 PWOER  PWOER S6 GND BOTTOM） DDR3 2片  DDR的数据线是在s3 s6层走完 导致DDR3数据线参考了两种电源平面（不是跨分割，意思s3参考L4层电源和s6参考L5层的电源不一样） ，这种情况是否可以（如果不可以为什么？），我们工程师说不可以，要不参考DDR自身供电电源平面 要不参考完整的GND 平面。求解答？？？
. J+ W7 i2 L1 o
) d$ @0 C6 Z1 x4 D
1 K! a5 ~1 z8 d
2 [6 p" ~4 _1 p- T0 X

980155498cai

DIY民工 发表于 2016-9-13 17:07
我是没有完全理解PCB加工工艺，就拿你的这个图来说，我不知道2 3层是板厂已经成型的板材还是说根据我 ...

PCB压彩基本上都是这样的，每个板厂都差不多，但是有一种情况除外，就是母版，母版会在顶底层大面积铺通，那个参考平面是2优先参考1,3参考4
% z  c0 G9 \; y

partime

打了半天，突然没了，CAO。简单说，参考平面要连续。这里指的是和芯片内部的参考平面一致！芯片内部，一般参考地，或者参考地+电源（被电源和地夹着）。所以，PCB上参考地最好。DIMM条里面地址是参考电源的，故而，有PCB上地址有参考电源的说法，但，实际上，这个也是要看控制芯片内部的参考是什么样的。另外，lz需要学习下stackup。

sam_gz

这种叠层和做法没任何问题吧.....只要你两个地层是完整的地就可以了，电源层分割时候注意不要让信号线出现跨分割的问题就完全可以了，做了二十多个DDR123的项目LAYOUT指引里面也没见过什么要不参考DDR自身供电电源平面 要不参考完整的GND 平面这种说法，对交流信号言完整的地平面和完整的电源平面有区别吗......

lylicquit

学习了

DIY民工

partime 发表于 2016-9-14 16:17
" ^5 ~0 m$ L& l- o. Z! }7 @打了半天，突然没了，CAO。简单说，参考平面要连续。这里指的是和芯片内部的参考平面一致！芯片内部，一般 ...

由于英文看不懂 所以DDR的规格书也没有看，只是知道DDR需要一个完整的参考平面，具体参考那些平面没有了解过，所以才有了次问题，谢谢你的解答
3 f+ X! o, _, o0 B9 E

soswelcome

dzkcool 发表于 2016-9-13 09:12
通过自身的电源回流面积要比通过其他电源的小的多，且可控。

有点道理

不期而遇

DIY民工 发表于 2016-9-13 17:08
你这样做的理由有吗？

做失败过一次

DIY民工

不期而遇 发表于 2016-9-13 17:04
最好是数据参考GND  地址可以参考自己的电源或者GND

你这样做的理由有吗？
  G1 ?  k% d6 b6 ?( @

DIY民工

980155498cai 发表于 2016-9-13 13:40
你的理解完全是错误的，看来你从来都没有见过叠层结构图

2 d5 B1 [- h9 w! w 我是没有完全理解PCB加工工艺，就拿你的这个图来说，我不知道2 3层是板厂已经成型的板材还是说根据我们的要求他们去压合好的

不期而遇

最好是数据参考GND  地址可以参考自己的电源或者GND   

980155498cai

DIY民工 发表于 2016-9-13 13:31
6 V- `9 T" k, U) Y# x/ M1 j？？  PCB板压合不就是1和2  3和4 。。。。这样吗，1和2的距离肯定比2到3层的距离要近吧

0 b+ f; r" y3 q2 S  z你的理解完全是错误的，看来你从来都没有见过叠层结构图

DIY民工

980155498cai 发表于 2016-9-13 11:27
首先你对层叠的理解是错误的，走在3/6层没有任何问题，3层靠近的是2层，首先参考的是第二层，其次参考第4层 ...

？？  PCB板压合不就是1和2  3和4 。。。。这样吗，1和2的距离肯定比2到3层的距离要近吧
& m8 H1 _7 Z7 b/ i7 ]; o  N

980155498cai

首先你对层叠的理解是错误的，走在3/6层没有任何问题，3层靠近的是2层，首先参考的是第二层，其次参考第4层，6层同理

DIY民工

dzkcool 发表于 2016-9-13 09:12
( b3 Y1 a2 H7 R1 o' u通过自身的电源回流面积要比通过其他电源的小的多，且可控。

说的也有道理，赞同，谢谢
1 N: }( p; `8 k- y1 f, t4 \