EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
新书，Cadence 高速 PCB 设计实战攻略（配视频教程 11G）20个章节的完整目录；
Y/ Y, V/ ~- K$ N本书的最大特点就是基于Cadence的软件操作，系统讲述硬件开发流程和过程 ，从原理图设计到PCB设计，到后级仿真，系统地来说明硬件开发。主要内容包括OrcdCAD Capture CIS，PCB设计的必备知识，Allegro软件的操作、从导入网络表到Gerber产生等，高速电路的必备知识，电路板的仿真和约束等。" l9 l( q1 f: N! c
第1章原理图OrCAD Capture CIS 1.1OrCAD Capture CIS基础使用 1.1.1新建Project工程文件 1.1.2普通元件放置方法（快捷键P） 1.1.3Add library增加元件库 1.1.4Remove Library移除元件库 1.1.5当前库元件的搜索办法 1.1.6使用Part Search 选项来搜索 1.1.7元件的属性编辑 1.1.8放置电源和GND的方法 1.2元件的各种连接办法 1.2.1同一个页面内建立互连线连接 1.2.2同一个页面内NET连接 1.2.3无电气连接的引脚，放置无连接标记 1.2.4不同页面间建立互连的方法 1.2.5总线的使用方法 1.2.6总线中的说明 1.3浏览工程及使用技巧 1.3.1Browse的使用方法 1.3.2浏览 Parts元件 1.3.3浏览 Nets 1.3.4利用浏览批量修改元件的封装 1.4常见的基本操作办法 1.4.1选择元件 1.4.2移动元件 1.4.3旋转元件 1.4.4镜像翻转元件 1.4.5修改元件属性 1.4.6放置文本和图形 1.5创建新元件库 1.5.1创建新的元件库 1.5.2创建新的库元件 1.5.3创建一个Parts的元件 1.5.4创建多个Parts的元件 1.5.5一次放置多个Pins，Pin Array命令 1.5.6低电平有效PIN名称的写法 1.5.7利用New Part Creation Spreadsheet创建元件 1.5.8元件库的常用编辑技巧 1.5.9Homogeneous 类型元件画法 1.5.10Heterogeneous 类型元件画法 1.5.11多Parts使用中出现的错误 1.5.12解决办法 1.6元件增加封装属性 1.6.1单个元件增加Footprint 属性 Cadence高速PCB设计实战攻略(配视频教程)目录1.6.2元件库中添加Footprint 属性，更新到原理图 1.6.3批量添加Footprint 属性 1.7相应的操作生成网络表相关内容 1.7.1原理图编号 1.7.2进行DRC 检查 1.7.3DRC警告和错误 1.7.4统计元件PIN数 1.8创建元件清单 1.8.1标准元件清单 1.8.2Bill of Material 输出 第2章Cadence的电路设计流程 2.1Cadence 板级设计流程 2.1.1原理图设计阶段 2.1.2PCB设计阶段 2.1.3生产文件输出阶段 2.2Allegro PCB 设计流程 2.2.1前期准备工作 2.2.2PCB板的结构设计 2.2.3导入网络表 2.2.4进行布局、布线前的仿真评估 2.2.5在约束管理中建立约束规则 2.2.6手工布局及约束布局 2.2.7手工进行布线或自动布线 2.2.8布线完成以后进行后级仿真 2.2.9网络、DRC检查和结构检查 2.2.10布线优化和丝印 2.2.11输出光绘制板 第3章工作界面介绍及基本功能 3.1Allegro PCB Designer启动 3.2软件工作的主界面 3.3鼠标的功能 3.4鼠标的Stroke功能 3.5Design parameters命令的Display选项卡 3.6Design parameters命令的Design选项卡 3.7Design parameters命令的Text选项卡 3.8Design parameters命令的Shape选项卡 3.9Design parameters命令的Flow planning选项卡 3.10Design parameters命令的Route选项卡 3.11Design parameters命令的Mfg Applications选项卡 3.12格点设置 3.13Allegro中的层和层设置 3.14PCB叠层 3.15层面显示控制和颜色设置 3.16Allegro 常用组件 3.17脚本录制 3.18用户参数及变量设置 3.19快捷键设置 3.20Script脚本做成快捷键 3.21常用键盘命令 3.22走线时用快捷键改线宽 3.23定义快捷键换层放Via 3.24系统默认快捷键 3.25文件类型介绍 第4章焊盘知识及制作方法 4.1元件知识 4.2元件开发工具 4.3元件制作流程和调用 4.4获取元件库的方式 4.5PCB正片和负片 4.6焊盘的结构 4.7Thermal Relief和Anti Pad 4.8Pad Designer 4.9焊盘的命名规则 4.10SMD表面贴装焊盘的制作 4.11通孔焊盘的制作（正片） 4.12制作Flash Symbol 4.13通孔焊盘的制作（正负片） 4.14DIP元件引脚尺寸和焊盘尺寸的关系 4.15SMD元件引脚尺寸和焊盘尺寸的关系 4.16SMD分立元件引脚尺寸和焊盘尺寸的关系 4.17常用的过孔孔径和焊盘尺寸的关系 4.18实例：安装孔或固定孔的制作 4.19实例：自定义表面贴片焊盘 4.20实例：制作空心焊盘 4.21实例：不规则带通孔焊盘的制作 第5章元件封装命名及封装制作 5.1SMD分立元件封装的命名方法 5.2SMD IC芯片的命名方法 5.3插接元件的命名方法 5.4其他常用元件的命名方法 5.5元件库文件说明 5.6实例：0603电阻封装制作 5.7实例：LFBGA100封装 5.8利用封装向导制作msop8封装 5.9实例：插件电源插座封装制作 5.10实例：圆形锅仔片封装制作 5.11实例：花状固定孔的制作办法 5.12实例：LT3032 DE14MA封装制作 第6章电路板创建与设置 6.1电路板的组成要素 6.2使用向导创建电路板 6.3手工创建电路板 6.4手工绘制电路板外框Outline 6.5板框倒角 6.6创建允许布线区域Route Keepin 6.7创建元件放置区域Package Keepin 6.8用Z-Copy创建Route Keepin和Package Keepin 6.9创建和添加安装孔或定位孔 6.10导入DXF板框 6.11尺寸标注 6.12Cross-section 6.13设置叠层结构 第7章Netlist网络表解读及导入 7.1网络表的作用 7.2网络表的导出，Allegro方式 7.3Allegro方式网络表解读 7.4网络表的导出，Other方式 7.5Other方式网络表解读 7.6Device文件详解 7.7库路径加载 7.8Allegro方式网络表导入 7.9Other方式网络表导入 7.10网络表导入常见错误和解决办法 第8章PCB板的叠层与阻抗 8.1PCB层的构成 8.2合理确定PCB层数 8.3叠层设置的原则 8.4常用的层叠结构 8.5电路板的特性阻抗 8.6叠层结构的设置 8.7Cross Section中的阻抗计算 8.8厂商的叠层与阻抗模板 8.9Polar SI9000阻抗计算 第9章电路板布局 9.1PCB布局要求 9.1.1可制造性设计(DFM) 9.1.2电气性能的实现 9.1.3合理的成本控制 9.1.4美观度 9.2布局的一般原则 9.3布局的准备工作 9.4手工摆放相关窗口的功能 9.5手工摆放元件 9.6元件摆放的常用操作 9.6.1移动元件 9.6.2移动（Move）命令中旋转元件 9.6.3尚未摆放时设置旋转 9.6.4修改默认元件摆放的旋转角度 9.6.5一次进行多个元件旋转 9.6.6镜像已经摆放的元件 9.6.7摆放过程中的镜像元件 9.6.8右键Mirror镜像元件 9.6.9默认元件摆放镜像 9.6.10元件对齐操作 9.6.11元件位置交换Swap命令 9.6.12Highlight和Dehighlight 9.7Quick Place窗口 9.8按Room摆放元件 9.8.1给元件赋Room属性 9.8.2按Room摆放元件 9.9原理图同步按Room摆放元件 9.10按照原理图页面摆放元件 9.11Capture和Allegro的交互布局 9.12飞线Rats的显示和关闭 9.13SWAP Pin 和Function功能 9.14元件相关其他操作 9.14.1导出元件库 9.14.2更新元件（Update Symbols） 9.14.3元件布局的导出和导入 9.15焊盘Pad的更新、修改和替换 9.15.1更新焊盘命令 9.15.2编辑焊盘命令 9.15.3替换焊盘命令 9.16阵列过孔（Via Arrays） 9.17模块复用 第10章Constraint Manager约束规则设置 10.1约束管理器（Constraint Manager）介绍 10.1.1约束管理器的特点 10.1.2约束管理器界面介绍 10.1.3与网络有关的约束与规则 10.1.4物理和间距规则 10.2相关知识 10.3布线DRC及规则检测开关 10.4修改默认约束规则 10.4.1修改默认物理约束Physical 10.4.2修改过孔Vias约束规则 10.4.3修改默认间距约束Spacing 10.4.4修改默认同网络间距约束Same Net Spacing 10.5新建扩展约束规则及应用 10.5.1新建物理约束Physical及应用 10.5.2新建间距约束Spacing及应用 10.5.3新建同网络间距约束Same Net Spacing及应用 10.6Net Class的相关应用 10.6.1新建Net Class 10.6.2Net Class内的对象编辑 10.6.3对Net Class添加Physical约束 10.6.4Net Class添加Spacing约束 10.6.5Net Class-Class间距规则 10.7区域约束规则 10.8Net属性 10.9DRC 10.10电气规则 10.11电气布线约束规则及应用 10.11.1连接（Wiring）约束及应用 10.11.2过孔（Vias）约束及应用 10.11.3阻抗（Impedance）约束及应用 10.11.4最大/最小延迟或线长约束及应用 10.11.5总线长（Total Etch Length）约束及应用 10.11.6差分对约束及应用 10.11.7相对等长约束及应用 第11章电路板布线 11.1电路板基本布线原则 11.1.1电气连接原则 11.1.2安全载流原则 11.1.3电气绝缘原则 11.1.4可加工性原则 11.1.5热效应原则 11.2布线规划 11.3布线的常用命令及功能 11.3.1Add Connect增加布线 11.3.2Add Connect右键菜单 11.3.3调整布线命令Slide 11.3.4编辑拐角命令Vertex 11.3.5自定义走线平滑命令Custom smooth 11.3.6改变命令Change 11.3.7删除布线命令Delete 11.3.8剪切命令Cut 11.3.9延迟调整命令Delay Tuning 11.3.10元件扇出命令Fanout 11.4差分线的注意事项及布线 11.4.1差分线的要求 11.4.2差分线的约束 11.4.3差分线的布线 11.5群组的注意事项及布线 11.5.1群组布线的要求 11.5.1群组布线 11.6布线高级命令及功能 11.6.1Phase Tune 差分相位调整 11.6.2Auto-interactive Phase Tune 自动差分相位调整 11.6.3Auto Interactive Delay Tune 自动延迟调整 11.6.4Timing Vision命令 11.6.5Snake mode蛇形布线 11.6.6Scribble mode草图模式 11.6.7Duplicate drill hole过孔重叠检查 11.7布线优化Gloss 11.8时钟线要求和布线 11.8.1时钟线要求 11.8.2时钟线布线 11.9USB接口设计建议 11.9.1电源和阻抗的要求 11.9.2布局与布线 11.10HDMI接口设计建议 11.11NAND Flash 设计建议 第12章电源和地平面处理 12.1电源和地处理的意义 12.2电源和地处理的基本原则 12.2.1载流能力 12.2.2电源通道和滤波 12.2.3分割线宽度 12.3内层铺铜 12.4内层分割 12.5外层铺铜 12.6编辑铜皮边界 12.7挖空铜皮 12.8铜皮赋予网络 12.9删除孤岛 12.10合并铜皮 12.11铜皮属性设置 12.11.1Shape fill选项卡 12.11.2Void controls选项卡 12.11.3Clearances 选项卡 12.11.4Thermal relief connects选项卡 第13章制作和添加测试点与MARK点 13.1测试点的要求 13.2测试点的制作 13.2.1启动工具 13.2.2设置测试点参数 13.2.3保存焊盘文件 13.3自动加入测试点 13.3.1选择命令 13.3.2Preferences功能组的参数设置 13.3.3Padstack Selection选项卡（指定测试点） 13.3.4Probe Types选项卡（探针的类型） 13.3.5Testprep Automatic自动添加测试点 13.3.6添加测试点 13.3.7查看测试点报告 13.4手动添加测试点 13.4.1手动添加测试点命令 13.4.2手动执行添加 13.4.3修改探针图形 13.5加入测试点的属性 13.6Mark点制作规范 13.7Mark点的制作与放置 第14章元件重新编号与反标 14.1部分元件重新编号 14.2整体元件重新编号 14.3用PCB文件反标 14.4使用Allegro网络表同步 第15章丝印信息处理和BMP文件导入 15.1丝印的基本要求 15.2字号参数调整 15.3丝印的相关层 15.3.1Components元件属性显示 15.3.2Package Geometry元件属性显示 15.3.3Board Geometry丝印属性显示 15.3.4Manufacturing丝印属性显示 15.4手工修改元件编号 15.4.1修改元件编号方法1 15.4.2修改元件编号方法2 15.4.3手工修改元件编号中出现的问题 15.5Auto Silkscreen生成丝印 15.5.1打开Auto Silkscreen窗口 15.5.2设置参数 15.5.3执行命令 15.6手工调整和添加丝印 15.6.1统一丝印字号 15.6.2丝印位置调整 15.6.3翻板调整Bottom丝印 15.6.4丝印画框区分元件 15.6.5添加丝印文字 15.7丝印导入的相关处理 15.7.1增加中文字 15.7.2增加Logo 第16章DRC错误检查 16.1Display Status 16.1.1执行命令弹出窗口 16.1.2Symbols and nets 16.1.3Shapes 铜皮图形的状态显示 16.1.4Dynamic fill 16.1.5DRCs 状态报告 16.1.6Statistics统计的显示 16.2DRC错误排除 16.2.1线到线的间距错误 16.2.2线宽的错误 16.2.3元件重叠的错误 16.3报告检查 16.3.1Reports查看报告 16.3.2Quick Reports查看报告 16.3.3Database Check 16.4常见的DRC错误代码 第17章Gerber光绘文件输出 17.1Gerber文件格式说明 17.1.1RS-274D 17.1.2RS-274X 17.2输出前的准备 17.2.1Design Parameters检查 17.2.2铺铜参数检查 17.2.3层叠结构检查 17.2.4Status窗口DRC的检查 17.2.5Database Check 17.2.6设置输出文件的文件夹和路径 17.3生成钻孔数据 17.3.1钻孔参数的设置 17.3.2自动生成钻孔图形 17.3.3放置钻孔图和钻孔表 17.3.4生成钻孔文件 17.3.5生成NC Route文件 17.4生成叠层截面图 17.5Artwork参数设置 17.5.1Film Control选项卡 17.5.2General Parameters选项卡 17.6底片操作与设置 17.6.1底片的增加操作 17.6.2底片的删除操作 17.6.3底片的修改操作 17.6.4设置底片选项 17.7光绘文件的输出和其他操作 17.7.1光绘范围（Photoplot Outline） 17.7.2生成 Gerber文件 17.7.3经常会出现的两个警告 17.7.4向工厂提供文件 17.7.5Valor检查所需文件 17.7.6SMT所需坐标文件 17.7.7浏览光绘文件 17.7.8打印PDF 第18章电路板设计中的高级技巧 18.1团队合作设计 18.1.1团队合作设计流程 18.1.2使能Team Design 18.1.3创建设计区域 Create Partitions 18.1.4查看划分区域 18.1.5接口规划GuidePort 18.1.6设计流程管理 18.2数据的导入和导出 18.2.1导出Sub Drawing文件 18.2.2导入Sub Drawing文件 18.2.3导出和导入丝印文件 18.2.4导出和导入Tech File文件 18.3电路板拼板 18.3.1测量电路板的尺寸 18.3.2使用Copy命令复制对象 18.3.3丝印编号的创建 18.3.4出现DRC错误的问题 18.3.5拼板增加工艺边 18.3.6拼板增加Mark 18.4设计锁定 18.5无焊盘功能 18.6模型导入和3D预览 18.6.1Step模型库路径的设置 18.6.2Step模型的关联 18.6.3实例调整Step位置关联 18.6.4关联板级Step模型 18.6.53D预览 18.6.6Step导出 18.7可装配性检查 18.7.1执行可装配性检查 18.7.2可装配性的规则设置 18.7.3检查元件间距 18.7.4检查元件摆放 18.7.5检查设计中的孔 18.7.6检查焊盘的跨距轴向 18.7.7检查测试点 18.7.8检查和查找错误 18.8跨分割检查 18.9Shape编辑模式 18.9.1进入Shape编辑模式 18.9.2Shape编辑操作 18.10新增的绘图命令 18.10.1延伸线段（Extend Segments） 18.10.2修剪线段（Trim Segments） 18.10.3连接线（Connect Lines） 18.10.4添加平行线（Add Parallel Line） 18.10.5添加垂直线（Add Perpendicular Line） 18.10.6添加相切线（Add Tangent Line） 18.10.7画线删除（Delete By Line） 18.10.8画矩形删除（Delete By Rectangle） 18.10.9偏移复制（Offset Copy） 18.10.10偏移移动（Offset Move） 18.10.11相对复制（Relative Copy） 18.10.12相对移动（Relative Move） 第19章HDI高密度板设计应用 19.1HDI高密度互连技术 19.1.1HDI高密度互连技术 19.1.2HDI高密度互连技术应用 19.2通孔、盲孔、埋孔的选择 19.2.1过孔 19.2.2盲孔(Blind Via) 19.2.3埋孔(Buried Via) 19.2.4盲孔和埋孔的应用 19.2.5高速PCB中的过孔 19.3HDI的分类 19.3.1一阶HDI技术 19.3.2二阶HDI技术 19.3.3三阶HDI技术 19.3.4任意阶的HDI 19.3.5多阶叠孔的HDI 19.3.6典型HDI结构 19.4HDI设置及应用 19.4.1设置参数和叠层 19.4.2定义盲埋孔和应用 19.4.3盲埋孔设置约束规则 19.4.4盲埋孔的摆放使用 19.4.5盲埋孔常见错误与排除 19.5相关的设置和约束 19.5.1清除不用的堆叠过孔 19.5.2过孔和焊盘DRC模式 19.5.3Via-Via Line Fattening命令 19.5.4Microvia微孔 19.5.5BB Via Stagger 19.5.6Pad-Pad Connect命令 19.5.7Gerber中去除未连接的过孔焊盘 19.6埋入式元件设置 19.6.1添加元件属性 19.6.2埋入式元件叠层设置 19.6.3摆放埋入式元件 19.7埋入式元件数据输出 19.7.1生成叠层截面图和钻孔图 19.7.2输出报告和IPC-D-356A文件 19.7.3输出Gerber光绘文件 第20章高速电路DDR内存PCB设计 20.1DDR内存相关知识 20.1.1DDR芯片引脚功能 20.1.2DDR存储阵列 20.1.3差分时钟 20.1.4DDR重要的时序指标 20.2DDR的拓扑结构 20.2.1T形拓扑结构 20.2.2菊花链拓扑结构 20.2.3Fly-by拓扑结构 20.2.4多片DDR拓扑结构 20.3DDR的设计要求 20.3.1主电源VDD和VDDQ 20.3.2参考电源VRF 20.3.3端接技术 20.3.4用于匹配的电压VTT 20.3.5时钟电路 20.3.6数据DQ和DQS 20.3.7地址线和控制线 20.4DDR的设计规则 20.4.1DDR信号的分组 20.4.2互连通路拓扑 20.4.3布线长度匹配 20.4.4阻抗、线宽和线距 20.4.5信号组布线顺序 20.4.6电源的处理 20.4.7DDR的布局 20.5实例：DDR2的PCB设计（4片DDR） 20.5.1元件的摆放 20.5.2XNET设置 20.5.3设置叠层计算阻抗线 20.5.4信号分组创建Class 20.5.5差分对建立约束 20.5.6建立线宽、线距离约束 20.5.7自定义T形拓扑 20.5.8数据组相对等长约束 20.5.9地址、控制组、时钟相对等长约束 20.5.10布线的相关操作 20.6实例：DDR3的PCB设计（4片DDR） 20.6.1元件的摆放 20.6.2信号分组创建Class 20.6.3差分对建立约束 20.6.4建立线宽、线距离约束 20.6.5自定义Fly-by拓扑 20.6.6数据组相对等长约束 20.6.7地址、控制组、时钟相对等长约束 20.6.8走线规划和扇出 20.6.9电源的处理 20.6.10布线的相关操作 ; O2 Z, v @$ S- y) _; M
20.7DDR常见的布局、布线办法 * I" A/ q, s) c3 R( t6 M: G2 U0 i
7 a! C* _3 M5 Q4 Q7 f/ q' P3 J+ Y
| 
[复制链接]
/1 
发表于 2016-6-4 22:12
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
发表于 2016-8-21 17:53
