★★★ 大家一起学PADS （一）★★★......【有问必答贴】

jimmy

9 Y9 T' z9 A! d( _% [8 ~大家一起学pads!
* i: C  J  h) v0 W8 k
+ [8 g/ o+ V9 {6 H互相学习，取长补短！

! {* T) }: ~; X; g" p& o- ^/ E大家对PADS软件使用有不明白的地方或有什么心得体会，
3 ?8 ~% P& I+ t- g& s- \3 g3 K1 D1 K! R9 U
2 a7 d7 e6 S8 q本贴限pads9.5及以下版本的交流。（暂不交流PADS VX)
% ]4 @9 X- a3 H8 }2 o7 e
/ g- |  R6 b# ~; F) M
5 Q3 ]3 j+ [  K/ c( Y欢迎跟贴！有问必答!
/ V3 O6 f# Y& r& l5 z& i6 f4 o, O) o

; A5 V5 D% m0 z2 k
[ 本帖最后由 jimmy 于 2008-12-23 21:08 编辑 ]
/ b" @" C! t9 ]) _5 F4 q

: n6 v& \/ o& e& f由于此贴已过有效期，特开新贴：

★★★ 大家一起学PADS（二） ★★★......【有问必答贴】
  m: l2 Y; h/ b0 L9 m: C7 [https://www.eda365.com/forum.php? ... 63&fromuid=1147
/ v- o8 |+ e6 Z+ |! \* w5 L; \
( T3 Q- U0 W/ ]6 q5 V; x( A' i8 f2 C: X

etwk

jimmy 老师是显示的是Ref.des.但没有Part type and part number

gui_qu

gui_qu 发表于 2011-11-16 20:37
, Q0 q! i! x4 g5 t" K一般那些网络需要包地,那些线要等长,数据线是否都有要求四线带1 地,
# Y8 s1 Q1 m6 {2 R1 f这方面是否有详细的理论解释?
如果需 ...

+ x3 \3 K9 d4 W) H  i. I  e2 T非常谢谢jimmy回复,
: V) B" P/ d% D6 O; g
2 G' J2 k; d$ O7 H+ M0 b

+ q7 P6 s4 n- b6 g& q7 o7 D另还有些疑问.请教.
  I2 k5 O5 N$ }1.包地原因,主要针对易受干拢的信号 ,还是针对易产生干拢的信号?或都是两种信号都要进入包地?
2.等长知道是时序要求才做的,但对那些线有时序要求,有时分不清,
如DDR的数据线与控制线是否要求等长?
地址线与数据线是否要求等长?
或者是只要求成组的数据线等长?
; N) z2 C7 d2 J* I! F又或者只要求数据结的高8位等长,再低8位等长,高位与低位不等长?,
5 }2 \2 @/ x  v7 {7 U
另还有一重要问题,
通俗的说多少M频率的数据信号有时序要求,如是400M,800,还是1G.?
2 [4 i/ w* C; c  d# c- R" k
一个实际的问题,如DDR数据线,最长的那根线有800MILS,但大多数线在400以内可以走通,
如果频率是800M,这个时候,走等长好还是不走等长好?

$ w# U. j& b! W; N+ n1 H! I另对于双DDR,或多DDR,如何等长?

8 t6 o0 @6 h- U8 Q7 z: Q# w7 c. U; G3.以前经常有听到较多数据线时,如16根时,
走4根线时要走一根地线,不要16根同时走,不知道是否正确,不知道具体是如何要求的?

jimmy

yamazakiryuji 发表于 2014-11-15 20:52
, b) S7 l" {$ X8 s9 g' t6 m版主你好，我用的是PADS2007，在原理图拷贝时，经常会出现很多红色的小方格子（就是那种电气连接断开的标志 ...

取消显示标记选项即可。

jimmy

layout做完了，铺铜也完了，但是每次重开pcb文件的时候，铺铜（flood）的地方就镂空了，如果需要展示效果必须用Flood manager重新Flood才行。
# _- Z5 c- v: B( m6 N! r8 N
解决方法：重新打开PCB文件时，重新执行HATCH ALL就能恢复灌铜了。或者view->nets，然后关闭此对话框也可以。
4 K  ^2 _+ a4 `0 [# v
也可以进行设置：Tool-->Options-->hatch and flood-->勾选“ Autohatch on file load”

jimmy

xian2006 发表于 2013-10-10 16:58
比如说这个封装，那在PART上不是要加很多引脚，在设计规则的时候同网络的安全间距设置为0，这样才能通 ...

6 e' m8 F" }* ^( Z  {6 E中间的散热焊盘只做一个大的就行了。
8 v3 L# Z* [. D5 H6 w4 P% d% c7 n
  ~+ ^4 X6 D# ?+ x8 t- @另外一些小孔，在PCB设计时，选中中间的散热焊盘(通常是接地）的网络后，右键，add via.
: q: R1 b5 D- z* P# C
想加多少就加多少。可以比推荐的多加几个。

yaxis

有什么办法能把4层板分离看内层的电源和地层的走线和铜皮是什么样的吗？
( c: y3 S! n+ ?$ s6 d2 f我上次打了一半感觉内层短路了。

jimmy

原帖由 zltwin 于 2008-12-5 11:50 发表
' ]' y7 v6 n1 N: I: D* `由于层面比较多，想通过设置快揵键来查看各个层面，请问有没有这个设置啊

* e  q9 \9 \6 d& ~) u2 b' |4 S: Q
# ~* D+ e1 b/ l+ m! a/ W' o. G; J- kLn
" Y% Z8 E! k: N8 k
n是你要切换的层
0 [! L+ ?* N# c8 ?
8 N' d7 W; B# n, z比如你要切换到第3层，请输入：L3
然后回车

jimmy

原帖由 loveineda 于 2008-10-10 13:18 发表
初次使用PADS，出现如图中央的问题，左边的电容和右边FPGA不能正常连接！
可能是我的走线比FPGA的管脚要粗吧，导致在DRP模式下，出现FPGA这边用非常细的线来连接
' w1 T" V9 I: q( H这个问题能在开DRC模式下解决吗，有的话，告诉我方 ...

那是因为你设置了安全间距不当的原因。比如你的FPGA的元件脚间距才6mil，而你的安全间距值设了10mil 或6mil以上，而又开启了DRP走线的话，当然无法连接。
' G+ `' \/ p& j
我很少开着DRP走线。都是设置好显示栅格和设计栅格好，利用栅格的功能来进行走线。很少修线。

hunzi22

那具体和什么走线习惯有关呢？好的习惯应该是怎样呢？
2 T" a( [  e! ~( a* H- v# s我是菜鸟，希望楼主耐心指教
: T5 l) N5 t, z! I! `/ I
# ~4 a" b! [; Rjimmy:
& v$ c6 l  Q* v, H% S
比如创建元件,丝印外框统一做在all layer
( H6 \9 G# D2 O* f
2d线宽不低于5mil
7 V; ~- N5 N8 q$ x; x
; \' q& g: n! m6 F* k( A' vTEXT等信息不添加在TOP或BOTTOM层
- R6 Q" h" T* @( ]- a! N% U
等等...

[ 本帖最后由 jimmy 于 2008-12-27 21:32 编辑 ]

yuanzi88

rose_333 发表于 2017-5-16 10:13
orcad原理图如何在logic中打开？

: Z3 c& x) E/ i+ V) K+ Q: w+ V隔辟部门的硬工，要我帮忙做PCB，给的ORCAD原理图，是*.dsn,这样的文件 ...

版本过高，要他转个16.2以下的给你再导入
9 r; X; }: g" A

rose_333

orcad原理图如何在logic中打开？
9 i, l2 {0 |5 o" [: R. N
: |  y5 q3 j+ _# Y# e' Y隔辟部门的硬工，要我帮忙做PCB，给的ORCAD原理图，是*.dsn,这样的文件，打不开。别人给的也是这样的文件，可以打开。为什么他的文件一导入，程序就出现（Fatal run-time error)。在线等回答。谢谢了！

Dennisy

请教一个关于PADS模块复用的问题。
0 |0 |& {/ W/ P6 t9 o我想借用参考设计（其他公司提供）的一个模块到新设计中，复用的模块可以调到新设计中，但是位号还是参考设计中的位号，没用同步新设计中的位号，这是怎么回事呢。
) |$ ?4 b& g- d& M, q- g

ZASY49

你好，请问怎么修改pads9.5的快捷键，上网查说是修改menufile.dat ,但是找不到这个文件请问大家都是怎么改的，上次在板子里面设定改了一次成功了，但是只针对那一个板子，以后打开新的板子还是需要重新设定，请问原文件在哪里？帮帮忙，谢谢了

Glenn

厉害

LIF0413

jimmy版主
    你好！请教一下，制做PCB封装怎样精确的画元件的丝印的长度，比如画个长方形居中在元件周围怎样定位画这个长度，就像ALLEGRO这个软件一样用坐标输入X长多少，Y长多少，一次性就画好了这个长方形，很方便，请问PDS有这个功能么？

xueling2009

看了这个贴子，还是学了一些东西，谢谢大家的提问，更谢谢大师的解答。

liuyue

:):):):):)

红土乡情

Hi jimmy 您好！
   请问Plane Hatch Outline怎样做出来的？ 前几天打开一份LAYOUT资料（6层板），发现中间层的覆铜边名称为Plane Hatch Outline，按常规覆铜方式不能覆上铜，用灌注工具就可以。找了很久都没有发现，故请问Plane Hatch Outline是怎样做出来的？谢谢！

Z-Dong

如下图就是所要的效果图，但是现在覆铜就会报这热焊盘出错！

Z-Dong

各位大神，现在我有一个问题；就是现在这GND网络，我要做正交/斜交不是过孔覆盖！但是设置正交/斜交这些后覆铜会显示热焊盘出错。请问怎么设置这GND网络覆铜后是正交而覆铜不会报热焊盘错误！

菜鸟—罗哥

大师最近不知道怎么啦,连一个软件我都装不好了,现在我暗恋对象和我越来越熟,我要是再没装好软件正常学习就麻烦啦n能不能搞个破解好的用用?现在这个软件对我来说不仅仅是用来学习的拉,还可以用来吸引对象的呢!!!!!!

菜鸟—罗哥

大师好男人,可惜我不是女娃子,

好专家

@jimmy 你好，我是主要是用cadence的，现在因为有同事只会pads9.5，现在有个很大问题。
我这边主要画一些原理图，他们那边主要layout，但是由于orcad给他们，他们导入logic，会有很大问题，当我设计原理图里有复用模块的时候。那边导入后，所有复用的模块中相同的网络名都变成了一起。
所以我想让他们学会oracd画原理图，pads来layout。想问下有没有办法可以直接orcad选中，pads高亮的办法啊？我现在用的cadence是16.6的，我也可以转成16.2的，他们使用pads9.5的。
现在我已经很抓狂了。。。
PCBNavigator这个已经不更新了。。。。