pads9.3 logic封装管角命名不能重复？

gx177 · 发表于 2015-8-5 19:26

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

各位好！
用的是PADS9.3 LOGIC画原理图，
LOGIC封装时，由于有很多VSS和VDD，
导致CAE 封装不对，
想问下，PADS9.3里管脚命名是不能重复的吗？？
谢谢！

gx177 · 发表于 2015-8-8 10:53

饭牛发表于 2015-8-8 09:37! M+ w9 ?2 l" W, r9 C* X- l
没出现过这种现象, 你换一台电脑或重装一下排查.

恩。可能真的是我的电脑的问题

饭牛 · 发表于 2015-8-8 09:37

gx177 发表于 2015-8-7 14:318 f/ ]2 r! j0 C8 T$ R, s
嗯谢谢您。
1 v5 p% D' f- \8 o还想请教您一个问题，为什么在LOGIC中，有时候8 d6 H5 i7 }3 F! K/ V% y* n" y
我用SELECT ANYTHING 选中网络或走线，根本 ...

没出现过这种现象, 你换一台电脑或重装一下排查.

gx177 · 发表于 2015-8-7 14:31

饭牛发表于 2015-8-6 08:44- E5 }7 a. _1 f( _( R* t( c' l
没有严格禁止, 只是会警告, 如果嫌碍眼可以编个号, 区分开.

嗯谢谢您。
还想请教您一个问题，为什么在LOGIC中，有时候
我用SELECT ANYTHING 选中网络或走线，根本就选中不了，
需要先Select Net 才能Select 按thing 选中走线或者网络。

饭牛 · 发表于 2015-8-6 08:44

没有严格禁止, 只是会警告, 如果嫌碍眼可以编个号, 区分开.

		自动登录	找回密码
密码			注册

pads9.3 logic封装管角命名不能重复？

EDA365欢迎您！

点评

点评

点评

推荐内容 /1