【悬赏】仿真波形分析！

meijingguoyu

哪位大哥能帮忙简单分析一下这个波形，小弟刚开始学allegro，不是太懂。
  L- X7 g( I, e2 y( U) W拓扑图是一个滤波电路,用的仿真工具是SigXplorer，查看波形用的是SigWave。
( y) n/ M' K2 W4 e8 a$ p* h# ^其中时钟周期是PULSE 2MHZ，J1是驱动，J2是接收。做的是信号完整性仿真的反射仿真。
小弟不清楚为啥它俩的波形是一高一低，差距太大，还有从图中还能分析到哪些信息啊。
补充：在做反射参数设置时，发现不管我选择单调性测量还是噪声容限测量或者是其他，为啥波形都显示一样啊？
& e' a! Q5 U) H7 R- Z% t. Z请大哥们不吝赐教。
小弟谢了！

hysyanlin

很有收获！

meijingguoyu

原帖由 Allen 于 2008-9-10 16:27 发表
SigXplorer不能做频域仿真，FFT是基于时域仿真的结果变换所得，没有意义。

" g: T" y3 u9 m* W哦 学习了，今天收获很大，谢谢大家，谢谢EDA365

meijingguoyu

原帖由 Allen 于 2008-9-10 13:43 发表
（1）上升时间取周期的1/10是经验值，是在没有器件资料的情况下为了方便估算而设。
. h9 ?+ p$ U& X（2）激励的大小只跟信号源自己有关，你可能想问输出的大小吧，你这里的输出大小主要跟电路的衰减系数及传输线损耗有关，但后者在 ...

! i) Y' }  \6 W% y$ P( [ 谢谢Allen，我受教了，继续努力学习！！！
. ^' a3 R* a8 R& L$ X不知道在SigXplorer中能不能进行频域仿真啊（我只知道在Sigwave中可以选择FFT模式显示，这是不是就是传说中的频域仿真）？
祝EDA365论坛网越办越好！！！
) Q' V* l& ~( p' Y# B4 R: o
[ 本帖最后由 meijingguoyu 于 2008-9-10 14:39 编辑 ]

meijingguoyu

是不是只能给一个人（悬赏）积分啊？
我还想给Allen，呵呵

meijingguoyu

谢谢tianya ，你的回复帮助了我好多问题！

meijingguoyu

Allen版主，谢谢您的建议。我这段时间正在努力看仿真，也理解了您上次给我提的建议，知道了自己的错误。谢谢，呵呵。
针对您的回复，我有几个问题还想请教：
1.激励的大小受什么因素影响（这个2M的激励是我随便加的）。
, v$ }3 q4 g$ |9 B! d2.“传输线最长的为400mil，传输延时约0.07ns”这个是如何计算的。
3.仿真如何得到信号在频域的影响（我真正的目的就是想在频域里对电路进行仿真）。
希望您能帮帮我，谢谢Allen。

tianya

楼主可以放大一下输出波形的边沿，看看上升时间多少。
( K2 o$ R% j6 V. t- |SQ的TLSIM在仿真时，激励的上升时间由模型的RAMP确定。也可以直接看看IBIS的ramp数据。从图中可以看到输出端波形上升沿很快。
% ^; R- D3 f) f% W# VAllen给出了高速信号的定义，不过在这里上升时间并不能简单的说是周期的几分之几，而应该由器件决定，只是趋势当然是速度越快，上升时间越小。

tianya

抄一段话在这里：
! X) ^/ t" e9 Y8 `“当信号沿着实际有损传输线传播时，高频分量的幅度减小而低频分量的幅度保持不变。由于这种选择性的衰减，信号的带宽降低。随着信号带宽的降低，信号的上升沿会增长。正式这与频率有关的损耗使得上升沿退化”
  S+ s$ E4 F% G) |* W. h这样应该会比较容易理解吧，并不是设置的问题。
震荡由阻抗不匹配造成，是否有过冲，你可以去跟器件的数据手册比较看看。

meijingguoyu

原帖由 tianya 于 2008-9-9 22:47 发表
( w! w7 f$ A- V3 _) Z( w! [' ^我谈几点个人的看法：
6 L9 `; u3 M2 w7 u+ k* k9 H1，楼主其实提出了一个很好的问题，那就是，低速信号也存在信号完整性问题，因为现在很多低速信号，上升沿很快。而有些规范，如I2C，对上升沿等有要求。
( A! c8 x; J1 X! k/ w2，一高一低很好解释，那就是在驱动端 ...

3 v3 F! P2 c+ _5 |4 h你好，你的意思我基本理解了，您能告诉我一下，比如为何会出现衰减，是在哪里设置，还有是不是有（震铃）震荡产生啊，还有过冲等，它们又是如何消除/降低的，谢谢您了。

meijingguoyu

不知道为啥，图形没有显示全，要是看不到，麻烦大家下载了看，如果问题解决了，我会给大哥加威望的！谢谢了。

tianya

我谈几点个人的看法：
( d( {1 g0 f9 p' P7 g$ ~1，楼主其实提出了一个很好的问题，那就是，低速信号也存在信号完整性问题，因为现在很多低速信号，上升沿很快。而有些规范，如I2C，对上升沿等有要求。
2，一高一低很好解释，那就是在驱动端有串联电阻，输出电压被分压，我怀疑楼主在提取拓扑前，没有正确设置叠层，使得提取出来的传输线阻抗只有30几欧姆，一般像此类信号，走4mil或5mil，阻抗通常会到50欧姆以上。如果是这样的话，你在接收端得到的波形电平应该会到3V左右。
, k! R4 L& Y' ^  C+ q6 i, K& s! F- h3，还可以看到，上升沿从驱动端到接收端，衰减了很多（注意X轴标尺是us)。
4，至于为什么波形都一样，我对SQ不熟，我猜测，不管选什么测量，仿真的拓扑，模型是一样的，波形当然一样，只是仿真后测量报告会有所区别。