请教：在用candence IRdrop仿真的时候，为什么出现如图的情况

Jessica2014

请教各位：
在用candence IRdrop仿真的时候，U7.1pin 脚是sink端，可是在下面的图中没有U7.1，[size=14.3999996185303px]U7.2，[size=14.3999996185303px]U7.3，同时在其它的sink端U9也没有[size=14.3999996185303px]U9.1，[size=14.3999996185303px]U9.2，[size=14.3999996185303px]U9.3，请高手看看是什么情况？谢谢！
8 {! o* X, `  C  \6 s

hhxss

学习了
1 W; q, Z5 |' |

wanglei0726

没出现过这样情况

Jessica2014

2 E) E& ?9 f2 T/ \# ^1 M

cousins 发表于 2014-10-22 09:57
1 o, V+ Z0 O7 r1 R1.logic-->pin type
2.对应的网络是否有对应到元件的pin脚，并且已完成连接
; G. V! b' ?  y& X& @3.那么检查下你的return path ...

# Y4 m" m# y; N: h+ i. e& Z的确有电感！非常感谢！
* S* s/ l5 a% B6 }; t

cousins

1.logic-->pin type
. ^9 [1 k3 {  ^  c1 S2.对应的网络是否有对应到元件的pin脚，并且已完成连接
3.那么检查下你的return path是否有对应的pin，如果没有，那么是不是中间有磁珠，电感，并非是你指定的网络。
* W; f) G* d0 Y5 k# E
: ?, A& Q! K' J6 q; f

Jessica2014

/ W. r& s$ B6 Q3 x

cousins 发表于 2014-10-22 08:57
+ l$ ^: `& J- q- }& ~. }- e有很多种原因会出现你这种情况。陈述问题的时候不要只贴一张设置的图，其他一些关键设置也贴出来别人才好确 ...

$ E. y, k) F3 ^) W
, A: G! J( P; d- e% T* {谢谢版主的关注与解答！情况是这样的：我用的是 allegro PCB SI GXL打开的，然后在PDN analysis下面进行的static  IR drop。

' J. X, }2 u% b
: _0 K1 ~  y0 fpin logic要指定power/GND属性：(RE)是指电路图里吗？，如果不是，请教在哪里指定？
DC assignment 要指定对应网络：(RE)我只指定了我希望仿的网络（5V，-3.3v，GND）
) A$ Z# `& l5 d1 {$ ]/ y. oPower and ground没有指定对应的网络：(RE)已经指定对应网络
" r8 d/ Y6 p8 p
5 b5 e9 z4 H  t2 A/ ?

cousins

有很多种原因会出现你这种情况。陈述问题的时候不要只贴一张设置的图，其他一些关键设置也贴出来别人才好确定你的问题所在。你只说个pin为什么不显示出来就要别人来给解决方法...难！

allegro PI option的 IR drop需要设置以下几部分
pin logic要指定为POWER/GND属性
4 w6 l% O; a( f2 X. C4 S1 U' VDC assignment要指定对应网络
9 a" S9 X1 j' G; N' V, C, f7 spower and ground没有指定对应的网络