找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 702|回复: 10
打印 上一主题 下一主题

求教并联终端匹配电阻PCB布局布线大家是怎么放置的?

[复制链接]

59

主题

829

帖子

2908

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2908
跳转到指定楼层
1#
发表于 2014-5-5 18:36 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
并联终端匹配电阻大家是怎么放置的? 我记得应该是图一的方式会好一点,但是要越靠近终端越好,图1拉得有点远了

6.jpg (121.81 KB, 下载次数: 1)

1

1

5.jpg (80.59 KB, 下载次数: 2)

5.jpg
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏5 支持!支持! 反对!反对!
谁在问我啥时候画完,先打闷棍后洒石灰粉,浇完热水,浇冷水,然后给丫的搁冰柜冻起来

24

主题

1796

帖子

8046

积分

六级会员(60)

Rank: 6Rank: 6

积分
8046
推荐
发表于 2014-5-8 18:28 | 只看该作者
本帖最后由 kevin890505 于 2014-5-8 18:29 编辑 9 P. I8 I  k2 S$ X( B5 C

% ?: P' k( K, z: N" w两种图的区别:前者匹配位于接收端之前,后者位于接收端之后/ g3 N3 X9 v3 x$ t
1,当匹配电阻位于接收端前面时候,如果匹配电阻距离接收器很远,将有一段可被视为传输线的PCB 连线得不到应有的阻抗匹配,从而导致信号在接收端产生反射现象,这样就会大大降低了接收端信号的质量。所以如果使用这种方式,应保证这一部分走线足够短(实际测量对于一般LVTTL电平大约100mil的距离会使得信号过冲增大几十mv).当实际的PCB布局中,这种处理很难保证电阻到接收端的距离。/ K% ~  I# K9 Z: n) Z
2,当电阻位于接收端之后时,接收端的波形非常接近匹配电阻位于理想位置的波形,只是波形的延迟更大,这个延迟近似等于这个电阻与接收器之间的传输线的延迟,对于一般情况,这一段线应该在10mm之内,延迟大约在70ps以内,对于1G左右的信号,是完全可以忽略的,而且这种布局在PCB的处理上更容易实现,所以此中方式更常用,且不易出问题。

点评

支持!: 5.0
支持!: 5
  发表于 2014-5-9 21:13

评分

参与人数 1贡献 +5 收起 理由
zhangjunxuan21 + 5 很给力!说的跟我想的很接近

查看全部评分

59

主题

829

帖子

2908

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2908
2#
 楼主| 发表于 2014-5-8 12:30 | 只看该作者
看帖子要沉了 自己先顶一下
谁在问我啥时候画完,先打闷棍后洒石灰粉,浇完热水,浇冷水,然后给丫的搁冰柜冻起来

8

主题

158

帖子

1254

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1254
3#
发表于 2014-5-8 17:28 | 只看该作者
没看出个所以然,你说的图1是下面的图,但是与上面的是一样的布局,这样放置可以,只是两排电阻太近,靠下面的一排过孔没位置扇出,不过就像你说的,把握好靠近主芯片的原则就好!

59

主题

829

帖子

2908

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2908
5#
 楼主| 发表于 2014-5-9 00:27 | 只看该作者
kevin890505 发表于 2014-5-8 18:28! h" Z2 R* x1 t
两种图的区别:前者匹配位于接收端之前,后者位于接收端之后! @* ]( X, w' @& j) [; W" d
1,当匹配电阻位于接收端前面时候,如果匹配 ...
$ U( t8 x' {0 J& n* F
嗯 你分析的很有道理,我知道第二种更适合,也能明白电阻的阻值一般跟阻抗线的阻抗值大小一致,且越靠近后端pin脚越近越好,另外我想问一下这个10MM的后端拉线是经验值吗?怎么感觉这么大,400mil啊!还有那超过1G的速率的会造成什么样的不良影响,也有参考经验值?
谁在问我啥时候画完,先打闷棍后洒石灰粉,浇完热水,浇冷水,然后给丫的搁冰柜冻起来

59

主题

829

帖子

2908

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2908
6#
 楼主| 发表于 2014-5-9 00:30 | 只看该作者
nat 发表于 2014-5-8 17:28& b& o- F$ H9 n1 X! w" g
没看出个所以然,你说的图1是下面的图,但是与上面的是一样的布局,这样放置可以,只是两排电阻太近,靠下 ...

- }  p; T3 L1 ]% w) O谢谢你的回答,但是你没看懂这个问题,一张图是从BGA接线经过匹配电阻串联接到AD,一张图是从BGA直接拉线到AD,BGA后端并联接一个匹配电阻。
谁在问我啥时候画完,先打闷棍后洒石灰粉,浇完热水,浇冷水,然后给丫的搁冰柜冻起来

24

主题

1796

帖子

8046

积分

六级会员(60)

Rank: 6Rank: 6

积分
8046
7#
发表于 2014-5-9 08:43 | 只看该作者
zhangjunxuan21 发表于 2014-5-9 00:27. {8 n/ V8 k, @+ g$ o1 a
嗯 你分析的很有道理,我知道第二种更适合,也能明白电阻的阻值一般跟阻抗线的阻抗值大小一致,且越靠近 ...

9 l  n* q1 h8 m$ e+ W一般来说这几匹配一般都是BGA,按个人经验10mm在这种情况是比较大的了,而且前面计算过程还是留了很大余量的。除非引脚在大的BGA中间,但芯片设计的人一般不会这么2。但大家都懂得即使用第二种也要尽量靠近最优嘛毕竟,时序余量还是不要太极限了。$ [! K7 n& |5 j
太长的话影响还是时序方面的,但看你查分类型了,如果像USB这种就一对,就不存在,只要差分间误差保证,这个电阻放个1000mil远也不存在,因为延时对2根线都延时了,但很显然,线分支越长,受干扰的几率就越大。    如果是并行的接口,那显然,各个查分对之间时序也是有要求的,那么各个差分这一段的长度也应该等长来保证时序冗余,不过目前我还没遇到过这一截线有什么差距的情况,基本都差不多,相差一般都在一两百mil之内。8 @- L/ C" k8 l) R1 n

59

主题

829

帖子

2908

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2908
8#
 楼主| 发表于 2014-5-9 09:17 | 只看该作者
kevin890505 发表于 2014-5-9 08:43
; [/ B7 c( D* d一般来说这几匹配一般都是BGA,按个人经验10mm在这种情况是比较大的了,而且前面计算过程还是留了很大余 ...
5 n9 Z4 [: H2 G+ {  w6 S
明白了 谢谢你的耐心指导

点评

额 指导个毛 共同学习 共同进步  发表于 2014-5-9 10:23
谁在问我啥时候画完,先打闷棍后洒石灰粉,浇完热水,浇冷水,然后给丫的搁冰柜冻起来

7

主题

180

帖子

1477

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1477
9#
发表于 2014-5-11 22:08 | 只看该作者
顶2楼的原理分析,一般推荐匹配电阻放置在接受端的后方。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-9-20 15:07 , Processed in 0.073702 second(s), 41 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表