什么是单点接地？在Layout中如何实现单点接地？

scofiled · 发表于 2008-9-17 20:56

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

什么是单点接地？在Layout中如何实现单点接地？
四层板，怎么单点接地？

hunanwuxi · 发表于 2008-9-18 00:24

工作接地按工作频率而采用以下几种接地方式：
1. 单点接地工作频率低（<1MHz）的采用单点接地式（即把整个电路系统中的一个结构点看作接地参考点，所有对地连接都接到这一点上，并设置一个安全接地螺栓），以防两点接地产生共地阻抗的电路性耦合。多个电路的单点接地又分为串连和并联两种，由于串联接地产生共地阻抗的电路性耦合，所以低频电路最好采用并联的单点接地式。为防止工频和其它杂散电流在信号地线上产生干扰，信号地线应与功率地线和机壳地线相绝缘。且只在功率地、机壳地和接往大地的接地线的安全接地螺栓上相连（浮地式除外）

地线的长度与截面的关系为：

S>0.83L （1）

式中：L——地线的长度，m；

S——地线的截面,mm2。

2. 多点接地

工作频率高（>30MHz）的采用多点接地式（即在该电路系统中，用一块接地平板代替电路中每部分各自的地回路）。因为接地引线的感抗与频率和长度成正比，工作频率高时将增加共地阻抗，从而将增大共地阻抗产生的电磁干扰，所以要求地线的长度尽量短。采用多点接地时，尽量找最接近的低阻值接地面接地。

3. 混合接地工

作频率介于1～30MHz的电路采用混合接地式。当接地线的长度小于工作信号波长的1/20时，采用单点接地式，否则采用多点接地式。

4. 浮地浮地式即该电路的地与大地无导体连接。其优点是该电路不受大地电性能的影响；其缺点是该电路易受寄生电容的影响，而使该电路的地电位变动和增加了对模拟电路的感应干扰；由于该电路的地与大地无导体连接，易产生静电积累而导致静电放电，可能造成静电击穿或强烈的干扰。因此，浮地的效果不仅取决于浮地的绝缘电阻的大小，而且取决于浮地的寄生电容的大小和信号的频率。

zyf2010 · 发表于 2008-9-23 14:53

接地是电路系统设计中的一个很重要问题。目前，大多数数字电路都是以地为参考电压（ECL电路以电源为参考电压），只有所有的地都保持相同的电位，数字信号才能被正确的传送和接收；此外，良好的接地对电磁场有很好的屏蔽作用，能释放设备机壳上积累的大量的电荷，从而避免产生静电放电效应。电子设备中地线结构大致有系统地、机壳地（屏蔽地）、数字地（逻辑地）和模拟地等，合理的应用接地技术，就能大大提高系统的抗干扰能力，减少EMI。    接地的方式可以分为三种：单点接地，多点接地和混合接地。其中单点接地该可以分为串联单点接地和并联单点接地两种（见图1-8-7）：

图1-8-7
   单点接地指所有电路的地线接到公共地线的同一点，以减少地回路之间的相互干扰。其中，串联单点接地指所有的器件的地都连接到地总线上，然后通过总线连接到地汇接点（如图1-8-8中a图）。由于大家共用一根总线，会出现较严重的共模耦合噪声，同时由于对地分布电容的影响，会产生并联谐振现象，大大增加地线的阻抗，这种接法一般只用于低于1M的电路系统里。并联单点接地指所有的器件的地直接接到地汇接点，不共用地总线（如图1-8-8中b图）。可以减少耦合噪声，但是由于各自的地线较长，地回路阻抗不同，会加剧地噪声的影响，同样也会受到并联谐振的影响，一般使用的频率范围是1M到10MHZ之间。实际的情况中可以灵活采用这两种单点接地方式，比如，可以将电路按照信号特性分组，相互不会产生干扰的电路放在一组，一组内的电路采用串联单点接地，不同组的电路采用并联单点接地。这样，既解决了公共阻抗耦合的问题，又避免了地线过多的问题。总的来说，单点接地适用于较低的频率范围内，或者线长小于1/20波长的情况。

多点接地指系统内各部分电路就近接地，比如，设备内电路都以机壳为参考点，而各个设备的机壳又都以地为参考点。这种接地结构能够提供较低的接地阻抗，这是因为多点接地时，每条地线可以很短；而且多根导线并联能够降低接地导体的总电感。在高频电路中，瞬间开关时的电流很大，这就要求信号回路的电感很小，所以必须使用多点接地，每根接地线的长度小于信号波长的1/20。多层PCB设计时采用的接地方法就属于多点接地。　
混合接地则是结合了单点接地和多点接地的综合应用，一般是在单点接地的基础上再通过一些电感或电容多点接地（如图1-8-9），它是利用电感、电容器件在不同频率下有不同阻抗的特性，使地线系统在不同的频率下具有不同的接地结构，主要适用于工作在混合频率下的电路系统。比如对于电容耦合的混合接地策略中，在低频情况时，等效为单点接地，而在高频下则利用电容对交流信号的低阻抗特性，整个电路表现为多点接地。
　
接地技术中还有一个很重要的部分就是数字电路与模拟电路的共地处理，即电路板上既有高速逻辑电路，又有线性电路，如何降低数字信号和模拟信号间的相互干扰呢？一般说来，数字电路的频率高，而模拟电路的对噪声的敏感度强，正因为如此，高频的数字信号线要尽可能远离敏感的模拟电路器件，同样，彼此的信号回路也要相互隔离，这就牵涉到模拟和数字地的划分问题。一般的做法是，模拟地和数字地分离，只在某一点连接，这一点通常是在PCB板总的地线接口处，或者在数模转换器的下方，必要时可以使用磁性元件（如磁珠）连接，如图1-8-10：

要注意的是，在数模混合电路设计中不能让模拟地和数字地交叠，这样两者会因为容性耦合而产生干扰噪声。另外，任何信号线都不能跨越地间隙或是分割电源之间的间隙（如图1-8-11），在这种情况下，地电流将会形成一个大的环路。流经大环路的高频电流会产生辐射和很高的地电感，如果流过大环路的是低电平模拟电流，该电流很容易受到外部信号干扰，这些都会引起严重的EMI问题。

另外，也有一种统一地的处理方法，也就是不进行地分割，但规定各自的范围，保证数字和模拟走线及回流不会经过对方的区域。这种策略一般实用于数模器件比例相当，并存在多个数模转换器件的情况，有利于降低地平面的阻抗，参考地线设计如图1-8-12所示：

在接地设计中还有个要点就是保证所有地平面等电位。因为如果系统存在两个不同的电势面，再通过较长的线相连的话就可能形成一个偶极天线，小型偶极天线的辐射能力大小与线的长度、流过的电流大小以及频率成正比。所以要求同类地之间需要多个过孔紧密相连，而不同地（如模拟和数字地）之间的连接线也要尽量短一些。
   由于数字电路对地信号的完整要求格外严格，所以数字地设计时要尽量减小地线的阻抗，一般可以将接地线做成闭环路以缩小电位差，提高电子设备的抗噪声能力。而对于较低频的模拟信号来说，考虑更多的是避免回路电流之间的互相干扰，所以不能接成闭环。