找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 1335|回复: 17
打印 上一主题 下一主题

[仿真讨论] 各階段的SI仿真的重要性.

[复制链接]

9

主题

94

帖子

614

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
614
跳转到指定楼层
1#
发表于 2014-3-3 15:43 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
各階段的SI仿真的重要性.. l  B9 n( i* K$ v
. }6 s% Q' {& H, S/ p% n
SI仿真一般被分為兩大階段, 大家耳熟能詳的& Y' L) _7 t, f3 j: j9 n! y
1) Pre-simulation (circuit simulator). q9 j# a; h+ }. [
2) Post-simulation (2.5D, 3D simulator)$ i4 b4 _% {8 e% j5 i4 T

- g2 y( N( ~: A' Y5 I4 M) Y至於各個仿真階段的定義及作用小弟在此就不多作贅述.
) k9 e) H* d) b/ H
" g& F7 {5 h- ^: L3 E9 r最近, 有些開發商開始議論Pre仿真的實用性. 認為Pre仿真不能完全反映電路板的實況.7 k- X& A, P5 R
以DDR3拓譜為例, 即使在Pre仿真階段進行parameter sweep後所總結成的layout design guide, 在很多實際layout情況下是無法被採用的.
/ I+ W1 k9 f6 _而且DDR3,PCIe等高速interface是屬於相當成熟的技術, 不論採用什麼樣的拓譜也無需從新仿真.
; [( _. B2 z2 @: ^3 i, m# h5 o( I
8 R3 x: g- Q; J5 m2 h& t0 N! }2 I基於上述原因,一些開發商放棄Pre仿真而改用另一種更接近實際情況的Simulation, 稱為Interactive Simulation. 即使用2.5D Simulator來仿真worst-case,從而產生layout design guideline. 最後再run一次總的Post仿真(全程不涉及circuit simulation)
6 i/ n# w. k. S/ a) y純屬小弟的愚見,照這樣的情況而言,ANSYS Designer,Agilent ADS等擁有circuit simulator的仿真軟件不就慘了??!# U" D: W+ @; f2 g* Y
我總覺得Pre仿真circuit simulation有一定的存在價值, 才疏學淺無法說出一個所以然...
( g* h1 w* H+ Z/ X7 C8 c$ _4 U/ D; _; W# Y4 y* S
各位大俠對此有何高見還望不吝賜教!
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

3

主题

82

帖子

227

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
227
推荐
发表于 2014-4-2 20:41 | 只看该作者
一般系统设计中负责把关决策的,会同时重视前仿和后仿,前期投入精力也会比较大。
6 l& X8 d/ }9 L6 s负责软件操作的工程师,后仿真工作量可能较大,负责决策的人会追着要结果的。
- ~, k# R$ O% Z) I/ X) F怎么布线、走哪一层、怎么走、怎么做阻抗优化,电源GND平面怎么安排、去耦电容放多少、磁珠滤波器怎么设计。。。。等等N多东西布线前都要定了下来,要不然布线结束后很难办,尤其是走线比较密的板子,布完线再改,简直就是一场噩梦。

24

主题

978

帖子

7766

积分

六级会员(60)

Rank: 6Rank: 6

积分
7766
推荐
发表于 2014-3-22 10:22 | 只看该作者
早期的仿真速率低,拓扑结构复杂,通常通过前仿真来定层叠,定布局。
0 ]+ U; v! L$ B9 b; t' h; k仿真起步都大约从cadence开始。所以先入为主,大家都有前仿,后仿的概论。3 C- G( ?$ ]/ [! s6 m- J
现在芯片速率高,高速信号大多都是点对点,在设计PCB之前,有专门的工艺工程师
* K8 U- Y2 X- x  ~% M! R) E5 m帮你确定了叠层。所以前仿是做的越来越少,多是布完线直接去仿真套规范。
0 n% _: K4 ?7 C' I4 pOK就直接做PCB了。所以不必拘泥于前后,你想做,前后都是可以做的。

9

主题

94

帖子

614

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
614
推荐
 楼主| 发表于 2014-3-4 17:22 | 只看该作者
稍作一點贅述...
! \0 Q& v8 T5 a1 _1) 在系統總體設計之初, 進行關鍵信號分析: 如I/O, 連接器選型. B7 s4 G$ B4 {0 s  O2 M3 d
2) 在原圖設計中, 根據信號完整性問題的起源和減小這些問題的總體仿真, 給出布綫的指導規則, 并設計噪聲与時序裕量
5 X, k/ R0 s& c  k: J* h3) 在布局与物理實現時, 進行時序和拓扑結構設計, 端子調整, 串擾, 反射, SSN分析与仿真) V5 }' _  P" q1 M5 K- t$ B
4) 在完成布局後, 進行系統級仿真驗證
8 U; G" C" k. I' _8 q  H' O# X
- ^3 N; V# c1 @4 B/ M) ACousins的意思是1)能去掉?

1

主题

1499

帖子

5972

积分

EDA365版主(50)

Rank: 5

积分
5972
2#
发表于 2014-3-3 18:02 | 只看该作者
circuit simulator 也是要做post的
9 `  W& a6 r) q& P- m& b% D提取通道后也要做时域分析,大多数3D软件都是基于频域,且不支持多样性的时域激励源。
( M+ X0 o- Y0 T/ J' S
新年伊始,稳中求胜

9

主题

94

帖子

614

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
614
3#
 楼主| 发表于 2014-3-3 18:26 | 只看该作者
感謝cousins.
+ y# h/ U6 t7 H- X2 ~( |; p不好意思, 小弟不太明白您的意思. 能否再詳細說明一些?' ?+ ?! k( h( a/ l  s" y; R* e
* S( g3 z2 H0 a6 z9 K2 z) e! D& r, [& p
我對Pre和Post Simulation的了解比較死板. 可以說是不甚了解.
* m: w' O% w% r' sPre: 拓譜, 反射, 耦合, 終端阻抗, Timing分析, 最後生成Layout用的guideline.
$ n1 V4 q, l9 N+ D" G! @Post: 抽取電路板model, 檢查是否符合guideline, 并与measurement做correlation
' w5 \" Q( Y$ @0 m! V
2 c" t" H0 q' ^1 J; C但是interactive simulation的出現, 搞得我一頭霧水了...

1

主题

1499

帖子

5972

积分

EDA365版主(50)

Rank: 5

积分
5972
4#
发表于 2014-3-4 14:33 | 只看该作者
详细的来讲...
  r% e7 ?6 Z, A& i0 l+ z" Q就是post里其实已经包括了pre的内容,只不过把pre中的理想通道模型做成了实际的结构尺寸,考虑了实际拓补中出现的非理想参数影响,你要做的就是把这些实际的结构尺寸变为各种模型,RLGC,SPICE,SCATTERING等等,然后加你在pre的时候加的信号源做通道分析。
新年伊始,稳中求胜

9

主题

94

帖子

614

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
614
5#
 楼主| 发表于 2014-3-4 16:17 | 只看该作者
弱弱地問一下, 那沒有了pre的話, post能成立嗎??

1

主题

1499

帖子

5972

积分

EDA365版主(50)

Rank: 5

积分
5972
6#
发表于 2014-3-4 16:22 | 只看该作者
当然可以
5 d* [; ^- A; V5 vpre是layout前布局拓补加布线约束分析
9 C0 f* I& c  X0 l% ]1 xpost是都完成后的分析,准确度更高- Y2 g* s. h$ @( E
新年伊始,稳中求胜

9

主题

94

帖子

614

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
614
7#
 楼主| 发表于 2014-3-4 17:09 | 只看该作者
我上傳了一個圖, 希望能更好得表達我的意思..
/ Z& P: U! I' p, `. l% {' e/ B$ T2 y/ q, a1 t1 `
按照cousins的意思, 成熟的高速通道設計不需要遵循一般的設計流程而直接跳到post分析?
7 \! n+ _, ~* _4 U  |* c- M還望指教...

设计方法学.pdf

117.76 KB, 下载次数: 47, 下载积分: 威望 -5

9

主题

94

帖子

614

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
614
8#
 楼主| 发表于 2014-3-4 17:10 | 只看该作者
成熟的高速通道如DDR, PCIe等等

1

主题

1499

帖子

5972

积分

EDA365版主(50)

Rank: 5

积分
5972
10#
发表于 2014-3-4 17:59 | 只看该作者
我可没说能去掉。: p+ ?8 U! W7 Y
我的意思是post所做部分是实际模型的pre,pre则为理想拓补加模型。post所做的内容和pre是一个包含的关系。
+ r4 {( C8 E6 w( a: {至于完整的设计递进流程,是肯定要做pre的,pre能生成初期的布线约束。
1 E& x8 j' ?( y8 q/ r8 ^- N) S  S5 R/ F( e/ E! T3 v" C4 b! u+ s
新年伊始,稳中求胜

9

主题

94

帖子

614

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
614
11#
 楼主| 发表于 2014-3-4 18:07 | 只看该作者
可我公司想直接跳過pre啊... 我又沒能力說服...3 O' L* ^- S( V

1

主题

1499

帖子

5972

积分

EDA365版主(50)

Rank: 5

积分
5972
12#
发表于 2014-3-4 19:40 | 只看该作者
只要你们公司有自己的技术沉淀,跳过是可以的
新年伊始,稳中求胜

9

主题

94

帖子

614

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
614
13#
 楼主| 发表于 2014-3-5 06:44 | 只看该作者
可惜沒有呢... 都是新手入門, 能否分享一下為何得一起做Pre和Post, 而且缺一不可的一些有力的理由...; ~4 {3 e; P. C8 b4 m. i* R' r( e
如果有實例分享, 小弟實在無以為報了....

1

主题

1499

帖子

5972

积分

EDA365版主(50)

Rank: 5

积分
5972
14#
发表于 2014-3-5 12:28 | 只看该作者
你的理由再充分也没用,公司有自己的考量,不会为了你一个人的意见改变大局,除非你的在公司影响力够大。多做一段时间吧,只有碰到问题才能证明你的观点。没有碰到问题的话,那就把设计规则总结起来,也是宝贵的知识。
新年伊始,稳中求胜

9

主题

94

帖子

614

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
614
15#
 楼主| 发表于 2014-3-5 15:02 | 只看该作者
Cousins說得非常有道理...
% F% q7 E2 v6 j" @: W1 |" W% r2 q3 N我會盡量學起來的!% b* B" T5 o) t) S0 G3 [$ j% _

  }4 {  j" V; c5 T) [% E感謝!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-8 20:12 , Processed in 0.069062 second(s), 37 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表