|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
Orcad capture导allegro的网络表需要满足以下条件就不会报错？
1 i3 O1 C4 H$ ^- O1.元件脚必须有name,而且不能同名。（最好也将pin number填写完整）
f5 X* U$ S! \: N8 _0 W0 k2.元件名称还不能太长,最长不能超过31个字符。6 F0 [0 T* M& P( i
3.管脚的类型也不能冲突。
0 [ |' I" s) r, m9 l% e% @4 l8 t- z4.封装名称只能使用“0-9”、“a-z”、“A-Z”、“_”等字符，不能使用“/”、“[ ]”、“（ ）”、“#”、“+”、“*”、空格及小数点等非法字. I, Y' {1 k( t1 l# D+ s" T/ `
符。
4 J/ A" N$ j3 v. }5 t5.一个网络只能有唯一的一个网络标号,一一对应。3 _) {( L+ F5 n" H5 b- }! G7 ]
6.封装的管脚数必须与ORCAD原理图上封装管脚数一致，且PIN Number也必须一致。
8 P8 f8 \3 x) Z) b7.注意封装的device有时会出错，里面的PINCOUNT会变为0，需要重新修改。
# N; M1 r% A e- g8 b8.分裂元件的每部分source part应该相同，不然产生网表会发生冲突。. ?" {5 F7 H2 }0 z# W: F- X
9.库路径设置正确。, \6 Z8 D j! y
|
|
/1 
发表于 2011-6-10 08:50
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
