本站微信 收藏本站 设为首页
 找回密码
 注册

QQ登录

只需一步，快速开始

扫一扫，访问微社区

巢课
电巢直播8月计划
EDA365电子工程师网»技术社区 › 电子技术社区 › Allegro&Orcad PCB论坛 › 请教DDR3颗粒layout中ECC芯片的位置
返回列表 发新帖
查看: 794|回复: 3
打印 上一主题 下一主题

请教DDR3颗粒layout中ECC芯片的位置

[复制链接]
joshuafu

65

主题

192

帖子

1047

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1047
跳转到指定楼层
1#
发表于 2013-10-11 17:25 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您！

您需要 登录 才可以下载或查看，没有帐号？注册

x
本帖最后由 joshuafu 于 2013-10-11 17:27 编辑 ! c7 A' x3 p, Q% N0 q3 _
3 M" M4 g6 G* [8 R. c% O
在做一个DDR3的PCB layout。1个DSP控制器接4片DDR3芯片和1片ECC芯片。采用flyby，请问ECC芯片应该放在拓扑的哪端合适？是不是应该在最末端（离DSP最远），也就是最靠近上拉电阻到VTT的那一端？谢谢
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持！支持！ 反对！反对！

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
linking_ma

21

主题

65

帖子

553

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
553
2#
发表于 2013-10-12 16:45 | 只看该作者
ECC放到最前端，后面信号的质量好些。

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

joshuafu

65

主题

192

帖子

1047

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1047
3#
 楼主| 发表于 2013-10-15 13:50 | 只看该作者
问题是该设计为4片DDR3颗粒加1片ECC颗粒。因为板卡尺寸限制，DDR3颗粒需要正反镜像放置以节约空间，ECC应该单独放在flyby拓扑的最前端吗？多谢指点啊~

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

linking_ma

21

主题

65

帖子

553

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
553
4#
发表于 2013-10-15 15:00 | 只看该作者
我们有并排放的5片，第一片是ECC。) t6 A7 d  _; r2 w- i4 Q/ l- a
正反贴也应该是这样吧。
" o' l  M8 E- L% C串行总线，前面反射严重，信号质量差。

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-15 06:53 , Processed in 0.057168 second(s), 32 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表