晶振摆放位置有没有要求？？

jin131421li · 发表于 2012-11-20 09:40

您需要登录才可以下载或查看，没有帐号？注册

x

询问一下晶振在摆放时候离CPU距离又没有要求，一般怎么来摆放晶振，还有他对于走线有没有特别要求？？{:soso_e182:} {:soso_e163:}

twffwt · 发表于 2012-11-20 11:09

当然离CPU越近越好，晶振下面别走重要信号线，它是干扰源，时钟信号尽量少打过孔，时钟信号最好别跨分割平面，这些因素都会引起阻抗变化，从而影响信号质量，最好还对晶振包地网络铜皮。。。

speedymym · 发表于 2012-11-20 11:10

楼上正解，顶一下

蝶泪之舞 · 发表于 2012-11-20 11:11

晶振距离cpu近点要好，因为这样才能保证走线（要走成差分线）最短，晶振下面的相邻层不要有信号线穿过。。。

fengjiqiang · 发表于 2012-11-20 12:28

也应该注意，不要离板边太近。

kasen · 发表于 2012-11-20 14:24

离CPU越近越好，也好考虑下工艺，器件间是否有干涉，焊接时候是否方便。晶振其配置的电感电容尽量靠近他的电源管脚。走线尽量短直，不要出现过孔，最后可以立体包地处理。晶体的话得注意电容位置摆放以及类差分走线包地等。楼上几位说的都最好遵循！

ly04t · 发表于 2012-11-20 14:55

蝶泪之舞发表于 2012-11-20 11:11
8 q' K' ~! Y) x晶振距离cpu近点要好，因为这样才能保证走线（要走成差分线）最短，晶振下面的相邻层不要有信号线穿过。。。 ...

那如果是六层，比如 top，GND，midlayer，Power，GND，bottom。那么晶振下面的midlayer是否能布信号线？

蝶泪之舞 · 发表于 2012-11-20 14:57

ly04t 发表于 2012-11-20 14:55
; Z' t" f3 Z& i3 Z7 x! X6 f9 \那如果是六层，比如 top，GND，midlayer，Power，GND，bottom。那么晶振下面的midlayer是否能布信号线？

隔一层是可以的，主要是其相邻层，避免其干扰~~~

ly04t · 发表于 2012-11-20 15:09

蝶泪之舞发表于 2012-11-20 14:57
4 x4 ?9 H* W5 P' @# l1 |隔一层是可以的，主要是其相邻层，避免其干扰~~~

想问下你们的电源线一般是怎么画的。比如有个3.3V 600mA的电源线，布线是多宽，布线宽度这个根据什么定？

twffwt · 发表于 2012-11-20 15:10

ly04t 发表于 2012-11-20 14:55
9 H* q" O( [2 C4 N/ \6 w% ^% R那如果是六层，比如 top，GND，midlayer，Power，GND，bottom。那么晶振下面的midlayer是否能布信号线？

要是贴片类晶振，并且有GND、Power层屏蔽，是可以的，要是直插类晶振建议还是别布重要信号线，毕竟晶振的引脚带来的一些寄生参数还是有影响的，也不是绝对的。。。

twffwt · 发表于 2012-11-20 15:12

ly04t 发表于 2012-11-20 15:09 3 w% S& i+ R& f; o/ q# k
想问下你们的电源线一般是怎么画的。比如有个3.3V 600mA的电源线，布线是多宽，布线宽度这个根据什么定？

尽量宽点，可以减小阻抗，有利于电源完整性

vincent_xiao · 发表于 2012-11-20 15:19

晶振的走线长度最好不要超过1200mil

蝶泪之舞 · 发表于 2012-11-20 15:20

ly04t 发表于 2012-11-20 15:09 3 {1 U N$ R: X6 H* ^1 G+ o
想问下你们的电源线一般是怎么画的。比如有个3.3V 600mA的电源线，布线是多宽，布线宽度这个根据什么定？

一般情况下，1mm的线能够承载1A的电流~~~

twffwt · 发表于 2012-11-20 19:29

vincent_xiao 发表于 2012-11-20 15:19
3 c& G! `2 f3 t$ j: S2 t% P9 ~晶振的走线长度最好不要超过1200mil

为什么呢？我觉得和晶振的频率也有关系吧

vincent_xiao · 发表于 2012-11-21 08:34

没有，走线当然是越短路越好了。

		自动登录	找回密码
密码			注册

推荐内容 /1