关于约束规则设置的问题

blue822180 · 发表于 2012-2-14 23:13

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

最近我通过论坛里DEA手册学习cadence，当我看到约束的时候有些问题还是不明白想请教一下：
1、在net下signal integrity 下的electrical properties内的CLK行下的frequency，是什么呢频率是信号频率还是什么频率
2、在net 下timing的switch/settle delay 是如何计算出来的
3、系统反射信号参数是如何计算的。