关于DDR CLK 的问题

星空下的兔子 · 发表于 2010-9-29 23:14

您需要登录才可以下载或查看，没有帐号？注册

x

大家好，请大家给指教一下。
DDR 的CLK 是差分信号，为什么差分信号的两条信号线之间加了一个电阻呢？具体的阻值我记不大清楚了。
谢谢各位了！

peterxi · 发表于 2010-10-30 13:05

我也很期待，希望能有答案！@

XIAO_PI · 发表于 2010-11-2 09:27

应该是匹配电阻

cwfang · 发表于 2010-11-2 10:03

这个是差分线阻抗匹配电阻一般100欧姆

honejing · 发表于 2010-11-2 18:41

DDR 的CLK 是差分信号，为什么差分信号的两条信号线之间加了一个电阻呢？
=

這是差分信号端接電阻，理想值等於差分线特性阻抗。有的90, 有的100欧姆。

wuyuelanse · 发表于 2010-11-5 22:06

我的一块板上是150ohm

xooo · 发表于 2010-11-7 19:57

差分阻抗匹配。

ywg1011 · 发表于 2010-11-8 12:04

这个电阻应该是起到一个阻抗匹配的作用吧，保证信号的完整性。

星空下的兔子 · 发表于 2010-11-14 22:10

谢谢各位的回答，小弟了解了

wangcc3702 · 发表于 2010-11-22 21:47

谢谢！

zsdgyj · 发表于 2010-11-25 12:30

clp783 · 发表于 2011-3-5 22:48

继续等高手解答

cccccc32 · 发表于 2011-3-23 11:00

是端接电阻，阻抗匹配用的。

yangjijun · 发表于 2018-2-9 09:23

信号完整性

		自动登录	找回密码
密码			注册

推荐内容 /1