时序的问题

legendarrow · 发表于 2010-12-20 10:44

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

刚做了一块板子，arm+SDRAM+FPGA,arm有一撮flash线连接到SDRAM与FPGA，分时复用
现在有一个问题是，不焊FPGA的时候，SDRAM可以跑起来，一切通讯正常，焊接上FPGA以后，就跑不起来了。
后来在CPU的前端接了一个buffer，又好了。
因为flash是集成在SDRAM里面的，所以做远端分支的topology很难，主要是branch的地方长度下不去
开始以为是反射造成的问题，可是fpga没上的时候SDRAM可以跑就说明应该不是stub引起的反射。
后来发现这个就是一个普通时序系统，会不会是因为线长造成的时序问题呢
想改版但是又找不到充足的理由
还请DX指导下可能的原因，咱再一个个验证去
谢谢个先