|
|
我没有做过,但在书上看到.回注就可以了.你不妨试试
A P9 L; b$ |+ I( A2 J1.选择file-export-logic.弹出"export logic"对话框,在"logic type"中选择"design entry cis",表示要传回的软件为capture.在"export drectory"中选择要导出的路径.
C. ]/ l# j% q: P1 j2.单击"other"页面,在:comparision design"栏显示要导出的电路板文件." F1 H% s1 P- l+ h
3.切换到"candece"页面单击"export cadence"按钮.弹出进度窗口.
, D& `; E% u% g/ e A4.单击"close",关闭对话框.
- n1 B; B% o W3 c b# [# |5.打开design entry cis,打开dsn文件,选择tools-back annotate,在"allegro pcb editor"栏保存好的allegro电路板的路径.: d4 U7 J. Q: }9 b- g
在netlist栏选择"capture"直接转allegro的netlist路径;
" R6 t; G5 x( C在"output"栏选择要输出的rename的文件路径.
: z G/ n2 m; `# x O- w6 `bank annotation 两个选项都选上.
3 ]2 w7 {( b6 L. r# W8 X6.单击确定执行back annotate. |
评分
-
查看全部评分
|
/1 
发表于 2008-4-6 19:59
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
