|
|
我没有做过,但在书上看到.回注就可以了.你不妨试试* K, O7 Z/ T2 w1 D9 ?6 \# f1 T0 }
1.选择file-export-logic.弹出"export logic"对话框,在"logic type"中选择"design entry cis",表示要传回的软件为capture.在"export drectory"中选择要导出的路径.
$ n Z4 F! ?" R3 g8 i! J2.单击"other"页面,在:comparision design"栏显示要导出的电路板文件.; a4 g! H0 T9 q4 F- _" C
3.切换到"candece"页面单击"export cadence"按钮.弹出进度窗口.
8 }' g1 Q! Y' o8 j0 q' [4.单击"close",关闭对话框.$ F1 z. D! ]8 V. @
5.打开design entry cis,打开dsn文件,选择tools-back annotate,在"allegro pcb editor"栏保存好的allegro电路板的路径.6 Q5 U W- `* z1 O& J$ V
在netlist栏选择"capture"直接转allegro的netlist路径;3 W$ l, j3 r7 x, Y S( A3 ?: N
在"output"栏选择要输出的rename的文件路径.5 n6 C' r- `5 W* `5 f x! f
bank annotation 两个选项都选上., ~$ f; C" r7 H, T& w! J: u
6.单击确定执行back annotate. |
评分
-
查看全部评分
|
/1 
发表于 2008-4-6 19:59
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
