Decoupling Cap电容位置的摆放

ieracll · 发表于 2009-12-18 13:31

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 ieracll 于 2009-12-24 12:23 编辑

芯片电源pin脚的Decoupling Cap摆放位置原则上是靠近pin脚摆放，而且电源要先经过电容再进入芯片的pin脚。
在这里有个疑问，decoupling cap 去耦原理是滤掉与其谐振频率相同的杂讯。那么假如电源不是先经过电容再进入芯片的pin脚，是不是也同样也能起到滤波的效果？（因为杂讯走低阻抗路径，经过电容导入到地去了）
另外一些BGA封装的芯片，电源pin脚的Decoupling Cap摆放摆在背面靠近pin脚的位置，再通过VIA与电源pin相连效果跟摆在芯片正面但是跟电源pin脚位置相比前者远。这两种情况相比，哪种效果好？个人认为是前者好。不过不是很确定。请高手们释疑解惑。

partime · 发表于 2009-12-21 14:43

前者

mening · 发表于 2009-12-23 08:19

也不一定，看via电感和走线电感哪个大

cheetayu · 发表于 2009-12-29 21:11

第一个问题:
这个问题你好像还没搞明白,先看看去藕的原理在说吧.
第二个问题:
主要看这个去藕回路的电感那个更小,不一定摆在正面一定好,看层叠结构和电源地平面的间距

pjh02032121 · 发表于 2010-2-26 11:11

个人理解：根据去耦的原理，下图两种电容摆放方式效果应该是一样的；
可是大多数人都认为图1的摆放方式更好；
有没有高手实际测量过？到底有没有差别？给个说法。
谢谢啊！

honejing · 发表于 2010-2-26 23:08

圖一优於圖二：
1. 防 IC 雜訊往外跑 ( DeCap)，兩者相當。
2. 防外部電源雜訊干擾 IC，則圖一优於圖二。

ykwym · 发表于 2010-2-28 15:38

回复 5# pjh02032121

图一中C63,c66最好放的方向相反，这个是一个dell的专利。

pjh02032121 · 发表于 2010-3-2 10:03

回复 6# honejing

根据去耦原理，信号（不管是有用的信号还是杂讯）只会走阻抗最低的路径。
图1图2不管电容如何摆放，杂讯都不会向电源的方向传播，而是沿着低阻抗路径（电容到GND）流动，所以他们的效果应该是一样的。

小电容放的距离IC近是因为它的去耦半径小，大电容距离远，是因为去耦半径比小电容大；不管怎样到IC的距离应该都在他们各自的去耦半径内才有意义，否则放了也是白搭！

理论是这样的。还是那句话：实践是检验真理的唯一标准！！有没有自己亲测过的？？？给个测试的结果,让兄弟心里有底。

zhsyxmq · 发表于 2010-3-2 15:20

C66、C63小容量那个用更小的封装是不是去耦效果更好呢？

yxx19852001 · 发表于 2010-3-4 09:18

回复 7# ykwym

这个先后顺序得看具体的电容容值吧？谁小谁在左边

wowo1215 · 发表于 2010-3-9 17:35

挑战传统啊，不过确实值得有人来测一下。

lisaliang0520 · 发表于 2011-7-20 10:56

个人觉得第一种好

		自动登录	找回密码
密码			注册

Decoupling Cap电容位置的摆放

EDA365欢迎您！

推荐内容 /1