|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
大家先来看看图。
& p' X4 h, U! x2 f# qtop# Y5 \/ R0 h8 X. Y, |0 O" n+ f0 k% V
4 j* @' J* T! R7 X0 _1 _bottom$ [! G: J, U( ?! |; P. b* I
! e5 C$ L7 D( F& P/ y- A, D/ \, J& s7 q5 c3 V! |
大侠们，再看看覆铜后的效果图！
$ y% N+ F# v% r6 |% ]1 q, Utop9 x, ^# w! j3 M6 |7 F: U4 E( F7 s% t
- A5 @+ U( n+ R2 I; m7 Obottom
) c) w: L+ K+ w" b2 G0 B
, Q$ \ ^ L5 R/ A; M5 C3 S) D8 m# C V& u+ J6 F
我这是一块4层的核心板。/ g0 d) n6 @ ^9 q7 M. I7 i# \- }
4层板是这样分布的。top,vcc,gnd,bottom，这样有问题吗？
8 o9 e+ ]& w w& z' y我的内部电源层本来是用内电层的，但是同事都说，不要用内电层，直接用信号层，然后覆铜。这样有什么好处呢？大侠们，为什么要这么设置呢？请教一下大家。
" M) f* }9 K. K! `" M1 I5 T3 @还有top层的覆铜是连接了VCC网络，bottom层的覆铜是连接了GND网络。说明一下。" p# f) e2 R K3 c5 l0 z* z
各位大侠，觉得有什么不对的地方，请尽情拍砖吧，砸晕了最好！让暴风雨来的更猛烈些吧！
1 ]7 i, ~- b; Z; w" {对提出建设性意见的大侠，有额外惊喜... |
|
/1 
发表于 2010-9-19 11:25
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
应该是用PROTEL画的，没细看，晶振处理的很不好，都走TOP层为好，地归到芯片地上去。
