Allegro的叠层设置

coyoo · 发表于 2011-4-22 14:30

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 coyoo 于 2011-4-22 14:36 编辑

叠层设置应该是在pcb设计的任意阶段都能设置或修改的吧，就像protel一样！！！！？

因为我可能初期规划这个做成12层，但是最终我用10层就能做好，这是侯需要修改或者最终确定叠层！！！

flyingc381 · 发表于 2011-4-22 14:31

显然……

cccccc32 · 发表于 2011-4-22 15:06

当然在pcb的任何阶段都能改，但是叠层涉及到很多相关约束，比如特征阻抗匹配，在布线之前就要把所有因素考虑进去，然后设置好再布线。不然改动太大。

coyoo · 发表于 2011-4-22 15:09

cccccc32 发表于 2011-4-22 15:06 ' H7 ~2 M8 g l1 E& v7 w/ t6 ]: f
当然在pcb的任何阶段都能改，但是叠层涉及到很多相关约束，比如特征阻抗匹配，在布线之前就要把所有因素考虑 ...

请问如何考虑特征阻抗匹配这个问题？！

cccccc32 · 发表于 2011-4-22 15:12

你看下特性阻抗的公式吧，信号线上的阻抗跟几个参数有关系：线宽、间距、铜厚、层间距、介电常数，所以当你通过公式计算好后，设置好叠层参数去布线才能保证你的线制板后能达到特性阻抗要求；如果你由12层改为10层，在你总的板厚度不变的情况下，肯定会影响你有这样要求的信号线的阻抗值，因此要修改叠层参数的。
所以说要在布线前把叠层信息、约束设置好。

fangcyang · 发表于 2011-8-20 16:20

5楼是正解哈、

		自动登录	找回密码
密码			注册

Allegro的叠层设置

EDA365欢迎您！

推荐内容 /1