EDA365电子工程师网

标题: Allegro的叠层设置 [打印本页]
作者: coyoo    时间: 2011-4-22 14:30
标题: Allegro的叠层设置
本帖最后由 coyoo 于 2011-4-22 14:36 编辑 0 o# i% }; h; x* @; Y% p) a
- `3 z4 S  U  n# n2 a3 |
叠层设置应该是在pcb设计的任意阶段都能设置或修改的吧，就像protel一样！！！！？3 e6 t, q3 [6 m1 R
& l" w8 o* N" J! g8 Y" r! ?
因为我可能初期规划这个做成12层，但是最终我用10层就能做好，这是侯需要修改或者最终确定叠层！！！3 v9 |3 ^8 S: Z# I* o. E& K
作者: flyingc381    时间: 2011-4-22 14:31
显然……
2 s( y" p; ]2 D: X2 A: Q
作者: cccccc32    时间: 2011-4-22 15:06
当然在pcb的任何阶段都能改，但是叠层涉及到很多相关约束，比如特征阻抗匹配，在布线之前就要把所有因素考虑进去，然后设置好再布线。不然改动太大。
作者: coyoo    时间: 2011-4-22 15:09
cccccc32 发表于 2011-4-22 15:06
4 N' n  L+ a+ J3 d当然在pcb的任何阶段都能改，但是叠层涉及到很多相关约束，比如特征阻抗匹配，在布线之前就要把所有因素考虑 ...
- M" g6 N# I3 c6 U
请问如何考虑特征阻抗匹配这个问题？！2 T$ M; `; x6 @* c
作者: cccccc32    时间: 2011-4-22 15:12
你看下特性阻抗的公式吧，信号线上的阻抗跟几个参数有关系：线宽、间距、铜厚、层间距、介电常数，所以当你通过公式计算好后，设置好叠层参数去布线才能保证你的线制板后能达到特性阻抗要求；如果你由12层改为10层，在你总的板厚度不变的情况下，肯定会影响你有这样要求的信号线的阻抗值，因此要修改叠层参数的。
) S; E/ c: f# n! ~2 y( d+ n所以说要在布线前把叠层信息、约束设置好。
作者: fangcyang    时间: 2011-8-20 16:20
5楼是正解哈、



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2