|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
用pads不是很熟，别人画好的logic和layout文件，在我电脑上打开后不能在logic里用“layout/router link properties” 功能，compare PCB后报错如下，应该是我的电脑里没有这些封装;
% Z" S# n$ {5 j" ^& h请教：怎么样把画好的logic和layout文件里的封装（PART TYPE, CAE, DECAL）保存到我的库中，一个一个点“Edit decal”再保存的话太麻烦了，有没有快速的办法。期待高手。0 r; l2 ?& S( k3 y8 G" G
% `6 x7 r" S1 B
1 _% L$ v" n! H4 z @: K4 @
8 t w# d1 Y" z v6 x' L2 o* s+ i
PCB Net List Errors Report - xxxxxxpcb.sch - Tue May 25 08:52:38 20109 N- u, z) S# b7 J: O, |% l
----------------------------------------------------------------------------------
6 A% r& l, D* G$ {/ c7 |+ qDesign to Library Part Consistency Check
2 k0 k+ o; l* s0 a I" N----------------------------------------! ~# a# z% J6 @* K1 O& B, g6 A% z) z
Part Type Z8HM2-I not found in Library - not able to check following parts:/ _ O& `- ^7 V8 y: H* f
U1.! x) Q3 R0 n' _# Z8 Y- u# |
Part Type L0402 not found in Library - not able to check following parts:/ I( D m8 R# }) ]0 @* v" R& B/ e8 U
L2 L40 L1 L3 L4 L5 L6 L31 L7 L8+ C |! [, D4 ~. s, \: c
L53 L52.
% x$ q6 ~( ]7 Z( L; g* P.
- ^) C3 S' u% V$ g. w i., ~# ]; F" ?7 ^' w, f: @+ m" E
.4 n9 z O, ~. \! M
0 O- _* ~7 j# f
Single/Zero Pin Net Warnings
, e. | M0 \# u4 ~----------------------------: L9 W5 t/ ]! h3 T" E
Net ANT has less than two pins in PCB net list file.
# h* b" }& L+ |1 Q4 O$ QSchematic Connectivity Errors
. \- O& e* J( w& O( v: w1 y-----------------------------
6 e* S7 E! e( q7 g4 [; A; B9 LSubnets with Off-Page Reference to no other Subnet
+ H4 D2 j- m v$ g, }; GANT% n& }: p2 Z. q$ q8 v5 D9 R
ZI2121 X13260 Y4810 |
|
/1 
发表于 2010-5-25 21:20
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
