|
本帖最后由 net_king 于 2009-4-3 20:50 编辑 " n# w0 H0 p$ q! M7 x" B
1.提供端口默认状态/ o( Y, q2 |- b5 f* `$ O- E
2.OC,OD门
- q6 {7 v* S# {* i0 d3.阻抗端接
" [! [6 C1 ^, z$ q2 f% h0 \9 G6 l4 t7 U8 N: o* _9 z9 M( o8 C, S
等长设置在pin pair之间设置比较合理,也就不包括了上拉引入的stub5 k- I& b# o# i
forevercgh 发表于 2009-4-2 14:41
* K" l' e% ~+ C( [( \其中- b0 v0 N& C1 d3 V$ ], h0 m" F
2.OC,OD门- f) m- e3 l/ t8 M- A3 |
3.阻抗端接
9 `' o0 L* W/ }( M8 Z( K这两个概念比较陌生!
7 `- f9 q1 h. J8 u5 k$ n. _% C' k3 t3.阻抗端接 在pcb上,表现为什么呢?, m- U0 }0 z; }7 F- i
谢谢!
1 p. {6 D: w' o( K3 K2 V3 R9 v: hFPGA的IO端口
( s' S* J. C, ]+ v1 E; q( c% A这个说明也比较陌生!指的是rj45吗?还是pci-e?又或者ddr? 分别是3.3v,2.5v,1.5v. |
|