|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
微信公众号 | 高速先生* {4 r9 m- o( i3 L$ t" ?
文 | 姜杰; \7 j7 e) s4 A9 e: _; ^3 P
& L- f w3 P3 D8 b3 ?% o+ Q
0 [" X) }' B! R0 O9 N, b2 ~
不走寻常路的电流是PCB设计中的“刺头”，有时明明给它铺好了阳关道，它却偏偏要走独木桥，让人欲哭无泪。5 v* D* ~" e; c$ h( `5 x) w4 I, ]
![]() 就像高速先生之前遇到的一个案例，电源输出过孔排列的整整齐齐，虚位以待，电流偏偏舍近求远，就挑了几个你意想不到的过孔硬刚到底。" B0 g; Y: F8 s" M: F& x$ j$ K/ Q
![]() 供电模块VRM与用电端SINK的相对位置如下。# v6 a* H5 C! m7 Q
. ~- D' h- U" s) [8 Q1 w' d- R
![]() 其中，VRM采用DC-DC开关电源，DC-DC外围电感L5电源输出管脚附近的过孔分布均匀，内圈过孔与管脚的间距d1=d2=d3（局部放大图如下）。
, L m, X& D: \ B5 R! H9 }6 ~3 Y4 _; l h
![]() 看起来似乎没啥毛病，按照预期，电流至少会在离L5电源输出管脚最近的内圈过孔上均匀分布。不过，再一想SINK端与VRM端的相对位置，有些朋友开始犯嘀咕了，电流都是喜欢走捷径（电阻较小的路径）的，那么，离SINK端更近的左下方的过孔通流会不会多点呢？高速先生一开始也是这么想，但是仿真的结果却让人大跌眼镜：过孔电流分布图显示，在电流流向的反方向（白色方框区域），有几个过孔通流较大，这是怎么回事？！
7 ?+ V0 l* z1 n8 h( r3 L9 w5 P. M4 y: r, E9 O
![]() 打破砂锅问到底是高速先生的一贯风格。通过仔细分析过孔载流，发现过孔通流除了与电源输出管脚的间距有关系，似乎与过孔阵列的缺口方向也存在某种神秘的关联。
# S" V+ A- x5 V; l: S& p8 X- i+ X7 s5 P: y2 o
9 }/ n% [. X( z6 t4 |- R
' ]/ K0 u, _8 m4 w" S' p- L( P大胆假设，小心求证，困难看淡，说干就干。先把模型简化，删除板上其它器件和走线，保留内层电源、地平面的连接，同时，将VRM用一端电源输出、另一端接地的电容代替，调整VRM与SINK的相对位置。简化后的模型如下。
( P7 B# @5 M! }![]() 简化模型的VRM端过孔电流分布已初露端倪，似乎能看出点趋势来了。9 w n1 N6 q8 V; B W- P
: K: r( M( Y; ~8 H: u" Q- T3 i% A
![]() 为了能进一步说明问题，我们继续调整过孔阵列的缺口方向，比较过孔载流的情况。7 l5 `; V5 B4 \9 W/ M
9 \; ~" G8 ~5 @![]() ![]() 只看阵列缺口对称时的情况似乎还不够全面，那就再看看不对称时的载流。
! s0 _! W* k6 [9 j- A: T7 S1 @# R# a3 D' T& S3 C8 L
![]() 想必各位已经看出规律了：在电源输出过孔与管脚间距相同的情况下，最靠近阵列缺口的过孔载流最大。为什么会出现这种现象呢？
8 s- o7 N$ F9 Y' Y4 n" Q" x0 N0 _
# C1 _/ s0 q/ z4 z' `; E9 L6 y7 [: }( G8 u X; ~# m
+ U! L4 ^7 C% X* @: {不妨再来看看电流密度图。以左侧的电源输出管脚为例，一开始电流以管脚为中心向四周均匀发散，对于有过孔分布的三个方向，电流会迅速找到最近的过孔，流向内层电源平面。而从过孔阵列缺口溜出来一部分电流，遭遇大概是这样的：出发时扫眼一看，一马平川，前方全是铜皮，没有过孔挡路，好嗨哟，跑着跑着发现没路了，不知谁喊了一嗓子：“此路不通，拐啦拐啦！”于是，逃窜出来的大部分电流又猛打方向，掉头钻进了离缺口最近的过孔。* {6 z: C6 i/ i5 S5 O8 {
![]() 这么一折腾，出现阵列缺口附近过孔载流最大的现象也就不足为奇了。
% m' ~2 Z+ L. a/ B
# R8 t y/ Y- w' {% s% u![]() 6 ~3 z' H% Y0 K4 N: Z
; ^. @! Q. d2 E8 [7 d" f— end —
+ y8 K! @2 | J$ L% A h
; k* F4 c3 E; _; n5 D7 Y/ P1 q本期提问
7 ^: S( A7 F; G! \: F- }
$ A$ v- e1 u4 ?1 B4 f6 M保持同样的过孔间距，阵列缺口补上之后VRM端载流最大的过孔会出现在哪个位置呢？
5 [. j+ i# x2 Y& K/ f0 N![]()
7 V" }/ Q p" e; G, f/ C
0 P8 w: W1 b! ?
4 w* E! [' W) {% S+ ~
. p6 V" Z9 v3 m
. k7 f& U, C# k# u
8 A) w! M( a m u j% V: E9 U9 ~; z
# i, ^+ W+ z, y& F1 T% f- ~1 }
————你可能错过的往期干货————
: y8 d/ t. |8 W8 c. N6 q
( J i( E. o9 |! K; O![]() 没空间啦，我能不往板边走线吗！2 r0 C, i6 Q/ G" P+ V
![]() 宝藏文，高速先生所有原创技术文章，戳戳戳！
) h2 I4 Z' S& Y1 J: i6 h" R) J8 B3 |! S
l( I$ w* {9 B1 K/ ]7 Y4 h回复数字获取往期文章。（向上滑阅览）6 u& p) F2 S0 ~9 t( d2 S, Q
" I0 X# ~- F1 X# {: A+ b. C1 ?
回复36→高速串行之S参数系列5 X' L- Z4 E' C: m
回复35→高速串行之编码系列
, L" d2 V+ J3 {# e& M回复34→高速串行之S参数-连接器系列
$ a6 E5 w2 `7 g7 N* X& y回复33→高速串行简史系列6 s" c! n& ~' P! j
回复32→电源系列（下）
; V/ |5 F- l3 o9 h1 D# x; L) {回复31→电源系列（上）+ W7 D. j+ A8 k- M$ W
回复30→DDR系列（下）
4 F8 a3 `, D/ B+ C2 o+ h" `回复29→DDR系列（上）2 h# G; ~& e( ^9 l' Q
回复28→层叠系列（下）
2 \$ ^4 d! m8 r' X" |9 C回复27→层叠系列（上）0 f9 b/ T* V8 | X- N
回复26→拓扑和端接系列（下）
( T0 N/ s0 y' v# Y" E9 ^1 }回复25→拓扑和端接系列（上）4 D% n. @% R, h- Q0 a
回复24→反射详解系列文章6 D! I% D! D o: A# T, H' g8 l9 |
回复23→阻抗系列（下）1 Q* }7 f' q' p, ^* J
回复22→阻抗系列（中）
- s$ m* N/ e" @4 z回复21→阻抗系列（上） w! G7 B6 i- w5 a, E9 J; f0 J
回复20→绕线与时序
3 X) O# q, v" O回复19→SERDES与CDR系列
' n( ^) z3 ^8 q回复18→既等长，为何不等时系列
/ V$ H. N7 h& @' {5 s回复17→cadence等长处理&规则设置
n* T7 u# @! V9 \回复16→DDR时序学习笔记系列
7 O; B+ Q u6 P+ k1 e3 O! E& U1 n, R回复15→串行系列8 j6 R+ Y3 }7 l; d4 Y C4 J
回复14→DDR信号完整性仿真介绍系列: v6 t+ Y/ b! j
回复13→PCB设计技巧分享一二 d# i4 w( u! ^4 X# l, g
回复12→高速设计三座大山
+ X' |5 u/ Z3 S- k+ P回复11→PCB设计十大误区-绕不完的等长系列. k. V9 q1 q& J2 d) n
回复10→PCB设计十大误区三, J, W+ P. X \+ b, B% ^; z1 w X, F
回复09→DDRX系列
" S b: n% J5 Y5 D回复08→高速串行系列. _) m; M J% e5 A7 g7 m% Z
回复07→设计先生之回流设计系列; \8 [, ]" f/ N9 y# u
回复06→略谈Allegro Pcb Design 小技巧8 { E' n4 ]# \: u1 F, o* x
回复05→PCB设计十大误区一二
l' E0 m# G( Y回复04→微带线系列
. S2 W1 d0 C9 G" f" f7 ^回复03→抽丝剥茧系列5 z, N7 v: R" f9 X) e! a
回复02→串扰探秘系列
/ z$ b, i$ B- e回复01→案例分享系列
! I9 r1 t* b) Y8 M3 J) L; H# Q![]()
) E7 J8 n) O) y/ _" W* \
I3 R4 u* w2 E" h觉得内容还不错的话，给我点个“在看”呗5 F& I# M6 J, K
* r* U; _9 [. b
![]() |
|
/1 
发表于 2019-9-27 15:12
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！