EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
微信公众号 | 高速先生
1 \" ~6 @; M6 K/ a2 i0 @7 ~: ~文 | 姜杰% z' @& p$ e$ x- `
- F& c& `6 [1 y, Y% `0 b9 m
' D8 @! ?2 R4 {$ ?, l不走寻常路的电流是PCB设计中的“刺头”，有时明明给它铺好了阳关道，它却偏偏要走独木桥，让人欲哭无泪。- k9 g% a2 o4 `3 l9 D2 P
![]() 就像高速先生之前遇到的一个案例，电源输出过孔排列的整整齐齐，虚位以待，电流偏偏舍近求远，就挑了几个你意想不到的过孔硬刚到底。
8 I/ k" C* A3 p3 m* x![]() 供电模块VRM与用电端SINK的相对位置如下。. ~4 N+ I L/ l
( O! k6 f2 s7 v
![]() 其中，VRM采用DC-DC开关电源，DC-DC外围电感L5电源输出管脚附近的过孔分布均匀，内圈过孔与管脚的间距d1=d2=d3（局部放大图如下）。" P9 ^5 m( k" X4 f/ D, u
; C" G% l5 c+ @![]() 看起来似乎没啥毛病，按照预期，电流至少会在离L5电源输出管脚最近的内圈过孔上均匀分布。不过，再一想SINK端与VRM端的相对位置，有些朋友开始犯嘀咕了，电流都是喜欢走捷径（电阻较小的路径）的，那么，离SINK端更近的左下方的过孔通流会不会多点呢？高速先生一开始也是这么想，但是仿真的结果却让人大跌眼镜：过孔电流分布图显示，在电流流向的反方向（白色方框区域），有几个过孔通流较大，这是怎么回事？！5 n: C X! T6 |6 u% I7 T- C- t/ j% s
* p' z V0 ~/ S! I- P
![]() 打破砂锅问到底是高速先生的一贯风格。通过仔细分析过孔载流，发现过孔通流除了与电源输出管脚的间距有关系，似乎与过孔阵列的缺口方向也存在某种神秘的关联。" u" _* r. i; P2 d. q" W0 y
) x5 j4 Y7 C7 s! a; k5 y
y% ?3 Q( ]# \- Y4 n/ f0 ]% _
a: M& E6 W* }; C4 g2 `+ \大胆假设，小心求证，困难看淡，说干就干。先把模型简化，删除板上其它器件和走线，保留内层电源、地平面的连接，同时，将VRM用一端电源输出、另一端接地的电容代替，调整VRM与SINK的相对位置。简化后的模型如下。4 l5 n/ u& X& F7 q- H, {9 ~5 X' _
![]() 简化模型的VRM端过孔电流分布已初露端倪，似乎能看出点趋势来了。
0 w4 G9 F J1 |9 C* o3 O$ B+ i8 b3 Z
![]() 为了能进一步说明问题，我们继续调整过孔阵列的缺口方向，比较过孔载流的情况。/ t" u) C& e2 d
' R! _- s! g7 z) c![]() ![]() 只看阵列缺口对称时的情况似乎还不够全面，那就再看看不对称时的载流。* d3 Z6 d" {4 ?6 U: e [8 B, Y
% l# z9 }6 Q9 n
![]() 想必各位已经看出规律了：在电源输出过孔与管脚间距相同的情况下，最靠近阵列缺口的过孔载流最大。为什么会出现这种现象呢？3 x4 v; Q8 F: y: ~) E5 Y8 C
9 D" v2 f& m- n- E2 V/ ^2 W! r/ n
6 w. M- O! C6 ~: f) H- w i! {' M9 U0 n0 w6 r
不妨再来看看电流密度图。以左侧的电源输出管脚为例，一开始电流以管脚为中心向四周均匀发散，对于有过孔分布的三个方向，电流会迅速找到最近的过孔，流向内层电源平面。而从过孔阵列缺口溜出来一部分电流，遭遇大概是这样的：出发时扫眼一看，一马平川，前方全是铜皮，没有过孔挡路，好嗨哟，跑着跑着发现没路了，不知谁喊了一嗓子：“此路不通，拐啦拐啦！”于是，逃窜出来的大部分电流又猛打方向，掉头钻进了离缺口最近的过孔。
3 t+ ~1 M8 D: H![]() 这么一折腾，出现阵列缺口附近过孔载流最大的现象也就不足为奇了。. q2 K! p4 x: R2 G* L9 l( _& z" X
0 {: U+ `% t- b2 J$ Z6 P: ]& s" L
![]() . ], y7 U! }- Q1 w3 P6 U
# i) K2 U8 A% N7 l/ z, p— end —
: ~+ c! i8 Q+ V: c9 H! e; P
4 Y/ q" i. h3 F( b& V1 H$ y本期提问0 [* l0 v1 m0 b9 S' X
; X- G. B8 f7 L保持同样的过孔间距，阵列缺口补上之后VRM端载流最大的过孔会出现在哪个位置呢？
9 \0 H' a3 U# e![]() , w! t5 s- U' K
" r! C2 f* Q3 |
( `# ~3 k8 d( d" |: W9 U8 ~0 G }4 t7 ~; Q* v4 ]8 d
/ {" B2 N* Q) l4 n# `: R$ U, h, W6 \' v
) G9 c0 e3 F# t# R! }2 _/ b. T% A# f3 N" x
————你可能错过的往期干货————: ]3 J. X: [' H
& n+ P. C7 W- @$ ] o0 v
![]() 没空间啦，我能不往板边走线吗！# u+ c. r9 G% q# ?4 L$ s
![]() 宝藏文，高速先生所有原创技术文章，戳戳戳！) _- v4 a, E |8 S$ ^; \
) o0 c% k4 K8 J5 V/ @5 G
) k, v" @" _3 o回复数字获取往期文章。（向上滑阅览）
2 o/ @9 C9 w4 B8 u' c& `6 z1 J1 l
回复36→高速串行之S参数系列6 e' E8 j" L4 f2 Z. |
回复35→高速串行之编码系列$ A& |+ g, H' C$ y6 o4 Y: g9 J
回复34→高速串行之S参数-连接器系列! ^5 y0 Q% d" I# x& k% x
回复33→高速串行简史系列
. D1 h! l: d2 X$ q$ `4 v. t回复32→电源系列（下）
$ J/ r9 T' j+ r& ]回复31→电源系列（上）+ g/ p e7 m+ E$ D. C7 M/ i
回复30→DDR系列（下）: Y# E: p: i7 {" X
回复29→DDR系列（上）2 A% v N4 ^; R' z7 _
回复28→层叠系列（下）
9 a; Y( i$ H0 ~% Y" ?回复27→层叠系列（上）
/ s: T9 F4 Q1 t! Q0 g: } t回复26→拓扑和端接系列（下）
" F f! d& \ |0 z回复25→拓扑和端接系列（上）
5 }" R: s! q; Y. B1 {- I回复24→反射详解系列文章
6 a, N+ r% X- c5 ^6 j1 w回复23→阻抗系列（下）1 z9 ]+ }' E2 h5 P) G
回复22→阻抗系列（中）
9 F/ _0 B. g) [1 i4 |% W回复21→阻抗系列（上）- P% {2 L. J: O! S, |
回复20→绕线与时序
0 l6 l& n9 ^5 d; e( R+ W# N/ L回复19→SERDES与CDR系列
l- T8 S1 e; W. ?回复18→既等长，为何不等时系列, A# b0 p5 y0 M0 }& K0 T
回复17→cadence等长处理&规则设置
( n; O4 v! w. v回复16→DDR时序学习笔记系列
3 V7 S6 Z2 K% F% E: c回复15→串行系列! p2 Q- P, b. }0 m8 Y2 M1 K8 b
回复14→DDR信号完整性仿真介绍系列
$ Q( C3 {' N$ ]! i# u/ z回复13→PCB设计技巧分享一二) o0 i6 ~; G( m# K6 @. A
回复12→高速设计三座大山# u/ K q& I3 N4 t1 l+ R( U
回复11→PCB设计十大误区-绕不完的等长系列
?: f! u+ i4 V+ m, P, \回复10→PCB设计十大误区三* x: q8 n' w- `) t
回复09→DDRX系列
" R" {' ~9 N* h- F回复08→高速串行系列/ K3 q/ l( t: i0 G; O
回复07→设计先生之回流设计系列
: w" _5 f( H, X回复06→略谈Allegro Pcb Design 小技巧' L( E8 V/ A! z0 e7 G
回复05→PCB设计十大误区一二% X$ I* V0 R, C1 C' E
回复04→微带线系列9 f' O4 @7 n" B) O
回复03→抽丝剥茧系列- Z ]: b6 ~1 M7 y
回复02→串扰探秘系列
+ C# q7 \/ z$ I+ [$ g回复01→案例分享系列" i; A5 q: m& b) \# S3 Q) k
![]()
, v' _ f: e V5 \" ~
5 w/ S1 {6 C+ ?4 I, V觉得内容还不错的话，给我点个“在看”呗; i6 C4 ]' K _9 ^
% V( i- e+ h9 G M( b/ O7 L; k![]() | 
/1 
发表于 2019-9-27 15:12
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！