|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
微信公众号 | 高速先生8 K) e9 y1 {. j. u4 k5 V$ ~
文 | 姜杰. a3 Q3 W# ]6 m9 t8 y6 ?8 o4 ?
8 S' t0 z2 O/ X9 i: }' W7 G* I6 }5 X; Z2 V- y9 `
不走寻常路的电流是PCB设计中的“刺头”,有时明明给它铺好了阳关道,它却偏偏要走独木桥,让人欲哭无泪。
8 _# | C7 _5 { L" [ 就像高速先生之前遇到的一个案例,电源输出过孔排列的整整齐齐,虚位以待,电流偏偏舍近求远,就挑了几个你意想不到的过孔硬刚到底。
9 [2 L [& X1 C) z' L9 V2 G4 j 供电模块VRM与用电端SINK的相对位置如下。
; J* [- t1 p3 v& k; ?0 h3 Z- p( e/ ~
其中,VRM采用DC-DC开关电源,DC-DC外围电感L5电源输出管脚附近的过孔分布均匀,内圈过孔与管脚的间距d1=d2=d3(局部放大图如下)。+ f4 L- D" T, A
' q _; E- ]2 x 看起来似乎没啥毛病,按照预期,电流至少会在离L5电源输出管脚最近的内圈过孔上均匀分布。不过,再一想SINK端与VRM端的相对位置,有些朋友开始犯嘀咕了,电流都是喜欢走捷径(电阻较小的路径)的,那么,离SINK端更近的左下方的过孔通流会不会多点呢?高速先生一开始也是这么想,但是仿真的结果却让人大跌眼镜:过孔电流分布图显示,在电流流向的反方向(白色方框区域),有几个过孔通流较大,这是怎么回事?!
+ E5 ?( [+ Y4 w0 X/ t! B
0 D0 U. C0 F# E7 M4 ] 打破砂锅问到底是高速先生的一贯风格。通过仔细分析过孔载流,发现过孔通流除了与电源输出管脚的间距有关系,似乎与过孔阵列的缺口方向也存在某种神秘的关联。
1 F1 p9 m9 z9 {: J6 K0 e6 Y: u; V3 N3 `* U' q3 Z4 ~& k7 B
: p, ?4 u8 g! x; P4 {
$ U/ K- z5 w, c. g L5 R0 U大胆假设,小心求证,困难看淡,说干就干。先把模型简化,删除板上其它器件和走线,保留内层电源、地平面的连接,同时,将VRM用一端电源输出、另一端接地的电容代替,调整VRM与SINK的相对位置。简化后的模型如下。" L/ x* W% @6 P+ U( X
简化模型的VRM端过孔电流分布已初露端倪,似乎能看出点趋势来了。
5 k: V. j: s3 y2 B( H: M2 r" c* X
5 m0 g0 c9 w% [ 为了能进一步说明问题,我们继续调整过孔阵列的缺口方向,比较过孔载流的情况。
" m5 a! b. z* ]3 `! \) Q" \
2 ?# p) Y2 |& ]8 B5 e2 e# J![]() 只看阵列缺口对称时的情况似乎还不够全面,那就再看看不对称时的载流。
1 J: L3 P% s9 \
% u) w+ c* u1 |3 i$ R2 t; _- G 想必各位已经看出规律了:在电源输出过孔与管脚间距相同的情况下,最靠近阵列缺口的过孔载流最大。为什么会出现这种现象呢?2 ?$ u8 Y, w5 O h" O( `
$ x( x) `1 n2 v g
2 C2 b0 G2 K6 v; T" E8 ~! D4 g
0 p% Q3 V5 Z1 d! R不妨再来看看电流密度图。以左侧的电源输出管脚为例,一开始电流以管脚为中心向四周均匀发散,对于有过孔分布的三个方向,电流会迅速找到最近的过孔,流向内层电源平面。而从过孔阵列缺口溜出来一部分电流,遭遇大概是这样的:出发时扫眼一看,一马平川,前方全是铜皮,没有过孔挡路,好嗨哟,跑着跑着发现没路了,不知谁喊了一嗓子:“此路不通,拐啦拐啦!”于是,逃窜出来的大部分电流又猛打方向,掉头钻进了离缺口最近的过孔。
. L- C( t( z$ X# j 这么一折腾,出现阵列缺口附近过孔载流最大的现象也就不足为奇了。
0 S& M& i5 f* B* I* t f3 g# ~! g4 o# }4 M5 L
9 u0 \) G$ n8 E3 M1 e" w
* I% _ C5 B4 y8 M/ L( _9 l9 Z* T+ G— end —
: `2 q3 k6 M9 M7 e, w/ c' d$ r+ ~) x' c* I1 e3 [- x$ o( i" f
本期提问
/ r& T9 G3 A) T6 U+ ?/ f4 y( O3 ^3 n7 k- y: V6 G
保持同样的过孔间距,阵列缺口补上之后VRM端载流最大的过孔会出现在哪个位置呢?8 p+ F W. D3 h X5 }# `% }
![]()
- S9 G9 i, L# ]* f! [% E" T3 a5 F- v
: ^: C% W# j: l
/ K$ |$ u6 l- \' y6 P5 Y5 T5 u) k9 P3 M B- e ^
0 O+ N8 b, K$ Q7 W* V# o7 g, F/ v" z8 D2 }9 X1 T8 [. N
+ [* R4 L7 U" Q* c% X6 @/ j————你可能错过的往期干货————
+ j4 ^- t- `3 A) A z6 O! ~
4 @& s7 l9 P) g: [; E; ]) `6 U 没空间啦,我能不往板边走线吗!- g& I9 n* ] U* N1 V3 x
宝藏文,高速先生所有原创技术文章,戳戳戳!% o' S' q; Q# G& U
. \2 \1 c3 n+ A. l& z6 H, m4 E
; w5 h' O' i% ]8 Z回复数字获取往期文章。(向上滑阅览)
2 d. A8 V+ R* s2 g! V( z% Z. x$ F7 {0 Q: m( Q, z% p" h
回复36→高速串行之S参数系列2 X0 ?, w7 V' }7 j7 ^+ ]) ?# N Y4 _ K
回复35→高速串行之编码系列' L; o8 _% ]6 u' G( Q
回复34→高速串行之S参数-连接器系列5 r0 m$ r4 m8 }- `0 Y
回复33→高速串行简史系列/ K8 I( J" N7 f m G
回复32→电源系列(下)+ ?+ q# B! j$ W2 E. v
回复31→电源系列(上)- H) A) k7 U t4 h6 F: j2 t
回复30→DDR系列(下)
9 b2 x+ E* ]) }$ X% D5 @9 O回复29→DDR系列(上)) p6 R, `) {3 Q, F' z! e
回复28→层叠系列(下)
4 f1 N: K# n, f- J8 o回复27→层叠系列(上)6 L3 s0 X0 u* n* n. Q
回复26→拓扑和端接系列(下)
6 `+ T8 E% ]4 |# w" u9 Z9 N回复25→拓扑和端接系列(上)
8 O- A5 \! w# b0 f! a$ h% C回复24→反射详解系列文章
7 q, a- M2 D( |$ P; n! m回复23→阻抗系列(下)# r( \7 b0 l1 d$ D
回复22→阻抗系列(中), {. n S" w; C' j( l P) R
回复21→阻抗系列(上)3 m3 R9 h, o+ L- F4 ~' V8 I
回复20→绕线与时序
* Z( V P4 I2 _# F" v7 Y& O" O回复19→SERDES与CDR系列
/ Y8 h9 f- y" B: d7 n1 \回复18→既等长,为何不等时系列
% X; o, U) J, S7 r: S3 S回复17→cadence等长处理&规则设置
i d9 p+ \2 x2 g回复16→DDR时序学习笔记系列
1 ?8 V& |7 G: x回复15→串行系列
3 |! x$ Y$ o" i回复14→DDR信号完整性仿真介绍系列4 g- q) O, l* {) W: k# @
回复13→PCB设计技巧分享一二
# K- V* L+ H ?; f: A6 l回复12→高速设计三座大山
0 h: [5 Y) }$ N8 f2 M回复11→PCB设计十大误区-绕不完的等长系列
1 x, @9 K; l1 W! v/ e9 I! ~3 @1 A: Q回复10→PCB设计十大误区三
% v, w# u) {0 s' L3 r回复09→DDRX系列
" e$ ^6 W$ T* E, }! A回复08→高速串行系列
# N" _0 i; [ t/ ?5 J; F) m回复07→设计先生之回流设计系列% W% V6 W [* Y2 r: \$ W& _
回复06→略谈Allegro Pcb Design 小技巧* Y# r7 }0 n, R8 Y' r5 D
回复05→PCB设计十大误区一二
1 W5 L( V4 i' U3 D! N回复04→微带线系列
N+ N: @2 o8 ?% G: c回复03→抽丝剥茧系列
2 e6 z) {9 }2 w/ W回复02→串扰探秘系列, U. U8 G" a9 f8 |) l% ~- ^2 b. J p
回复01→案例分享系列* X8 F+ q1 ?4 ?1 j" Y
% ~* w! {7 ~5 [% H3 n
* G; ^6 g% l0 J
觉得内容还不错的话,给我点个“在看”呗
\( h6 [0 F+ S" p . s$ O9 K5 K4 ?- M; v' V3 i1 v
![]() |
|