|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
微信公众号 | 高速先生4 ^ C3 ?/ ?2 {. z; \7 c R; Y* r
文 | 姜杰
E& O/ i9 Z; Q2 H! @7 u2 k3 F0 [- K1 x6 b+ B
8 V. _$ V* a+ o1 J+ C! b2 v不走寻常路的电流是PCB设计中的“刺头”，有时明明给它铺好了阳关道，它却偏偏要走独木桥，让人欲哭无泪。; M/ K, ^5 O: N9 n3 N R
![]() 就像高速先生之前遇到的一个案例，电源输出过孔排列的整整齐齐，虚位以待，电流偏偏舍近求远，就挑了几个你意想不到的过孔硬刚到底。
* d( Z# d3 B) g6 t- p% s![]() 供电模块VRM与用电端SINK的相对位置如下。
' ^6 J- W4 y% x4 `2 p
, x5 F# p" ]: ^" @8 N% D3 d![]() 其中，VRM采用DC-DC开关电源，DC-DC外围电感L5电源输出管脚附近的过孔分布均匀，内圈过孔与管脚的间距d1=d2=d3（局部放大图如下）。
$ l" R# `/ o+ n% I- W' v+ x$ q# q R' ]4 |) I. y5 P
![]() 看起来似乎没啥毛病，按照预期，电流至少会在离L5电源输出管脚最近的内圈过孔上均匀分布。不过，再一想SINK端与VRM端的相对位置，有些朋友开始犯嘀咕了，电流都是喜欢走捷径（电阻较小的路径）的，那么，离SINK端更近的左下方的过孔通流会不会多点呢？高速先生一开始也是这么想，但是仿真的结果却让人大跌眼镜：过孔电流分布图显示，在电流流向的反方向（白色方框区域），有几个过孔通流较大，这是怎么回事？！. _6 e8 U9 J) q
) m% R, X3 l+ K- N- s4 V
![]() 打破砂锅问到底是高速先生的一贯风格。通过仔细分析过孔载流，发现过孔通流除了与电源输出管脚的间距有关系，似乎与过孔阵列的缺口方向也存在某种神秘的关联。
8 P# Q' O1 ]$ h' J2 g
+ t% W! v0 d, p/ I
- w* j4 s1 \$ V! l& a' W
7 m7 M/ P+ ]* j+ G" i* m) m大胆假设，小心求证，困难看淡，说干就干。先把模型简化，删除板上其它器件和走线，保留内层电源、地平面的连接，同时，将VRM用一端电源输出、另一端接地的电容代替，调整VRM与SINK的相对位置。简化后的模型如下。
" h5 E( D* ^$ P$ F![]() 简化模型的VRM端过孔电流分布已初露端倪，似乎能看出点趋势来了。3 X8 w/ C/ k. V' Q" n2 v2 j5 q
: N" U! Q/ \7 Q. A) `3 E7 I! i( S![]() 为了能进一步说明问题，我们继续调整过孔阵列的缺口方向，比较过孔载流的情况。0 h! w9 O- ^0 |0 y1 C5 P$ [9 M
: H: |1 n6 }# q/ ~8 ^# e![]() ![]() 只看阵列缺口对称时的情况似乎还不够全面，那就再看看不对称时的载流。
5 w/ k% R/ q1 k9 Q
. K; J" x2 u+ e9 o( e5 n/ D![]() 想必各位已经看出规律了：在电源输出过孔与管脚间距相同的情况下，最靠近阵列缺口的过孔载流最大。为什么会出现这种现象呢？
4 W! e& {, D! H
+ u3 s+ K! t- \5 P3 p6 `. u/ F/ N+ ]: f( F- I
6 B R8 f, y2 S3 X不妨再来看看电流密度图。以左侧的电源输出管脚为例，一开始电流以管脚为中心向四周均匀发散，对于有过孔分布的三个方向，电流会迅速找到最近的过孔，流向内层电源平面。而从过孔阵列缺口溜出来一部分电流，遭遇大概是这样的：出发时扫眼一看，一马平川，前方全是铜皮，没有过孔挡路，好嗨哟，跑着跑着发现没路了，不知谁喊了一嗓子：“此路不通，拐啦拐啦！”于是，逃窜出来的大部分电流又猛打方向，掉头钻进了离缺口最近的过孔。( Z7 P4 c" X8 W3 [
![]() 这么一折腾，出现阵列缺口附近过孔载流最大的现象也就不足为奇了。) J3 s, L( J1 G' g( G5 y
% N: o9 U1 K, \' T; w9 u![]() , }; x, s$ ]9 f. t
/ ?; J) \: G! Y: L— end —: N* w( k$ R0 z1 f* g
( Z; i* c3 ~2 A' C/ K0 P
本期提问6 h1 U: B3 k, X! F9 A* \
8 l2 N0 N9 i: ]. o6 Z2 _
保持同样的过孔间距，阵列缺口补上之后VRM端载流最大的过孔会出现在哪个位置呢？
' h t* P# v+ H% Y# L" T![]() 1 F- y; w; ?/ U! v2 P5 `. u1 e
' s1 d. S4 }7 [+ t
0 K3 R: \1 I$ A$ F8 S
$ L0 T2 i6 r% Z
) @8 K% J, k9 O
/ J5 u# ~& F4 g A2 z7 V" y
! d2 q! w/ ]" P# a+ i3 l. _% L# x3 f1 {! n5 p' e
————你可能错过的往期干货————
" K3 K; s, @. A x+ e
9 E7 E. M9 q, M" v9 W! g![]() 没空间啦，我能不往板边走线吗！! X s1 o* J0 M! h& L- E8 l3 Y
![]() 宝藏文，高速先生所有原创技术文章，戳戳戳！
# h0 _: y: k9 ]1 w
, r; r! y) g. S1 L" @7 T# i9 a# [* B( t6 I5 A( I
回复数字获取往期文章。（向上滑阅览）
/ {4 ^' U. s, L5 Z- K" Z* i D: V/ I+ R0 D) x: R0 B
回复36→高速串行之S参数系列
2 ?1 c$ c9 _! I0 r3 q- k$ A回复35→高速串行之编码系列
( j3 C3 y+ B' x; C回复34→高速串行之S参数-连接器系列
& \* S, w0 C& x7 t回复33→高速串行简史系列. f5 o4 Q7 x7 N) ^( o9 b" ?! a
回复32→电源系列（下）
% e3 t: ^9 [" n7 ` ^回复31→电源系列（上）- ?* @$ v) w2 A/ a. _$ r
回复30→DDR系列（下）
& ?" X9 d ?( ]9 X: F. \回复29→DDR系列（上）
4 W a6 p7 X" |% s& R回复28→层叠系列（下）! E( C+ P& V4 g1 ~
回复27→层叠系列（上）. ?: s, u3 Q/ A' B/ C5 ]+ U! \
回复26→拓扑和端接系列（下）
|# W4 V9 \- O- O5 N5 e回复25→拓扑和端接系列（上）
# v- h9 q, \; g! \% R* o/ j回复24→反射详解系列文章
' y% J; A/ {! S" D回复23→阻抗系列（下）
2 a# t' t) a. i# v, T. b回复22→阻抗系列（中）
+ @2 [6 g5 R# p+ O% G* q回复21→阻抗系列（上） O* d' n) c( H; t& x
回复20→绕线与时序: C9 D j% o% F' I% I7 P9 f
回复19→SERDES与CDR系列
; I: u m5 v3 n. S3 p k E8 _ a. P; D回复18→既等长，为何不等时系列
4 y7 a6 L1 N- G7 I+ H回复17→cadence等长处理&规则设置
) R# d: K4 j7 ^5 l/ L! A# F; p4 {+ c回复16→DDR时序学习笔记系列
8 m& l4 ~8 b n4 f# M回复15→串行系列
, M0 s; b. o; `回复14→DDR信号完整性仿真介绍系列
4 H0 P- Q1 O$ V# @回复13→PCB设计技巧分享一二
) _+ R3 ^ h& {2 g7 n: }回复12→高速设计三座大山: O# q$ l4 B6 u. U9 d
回复11→PCB设计十大误区-绕不完的等长系列+ t: H7 z0 c1 b) o6 b8 [
回复10→PCB设计十大误区三6 o, b' o# q; o+ o3 Q2 G
回复09→DDRX系列" k3 ]4 t5 e3 s( {( o
回复08→高速串行系列& k3 F" d% L R F9 f* a* p
回复07→设计先生之回流设计系列
7 O# D6 T7 h: L. ]* o回复06→略谈Allegro Pcb Design 小技巧
9 w/ U, s6 j- l/ ^/ ~$ y- e回复05→PCB设计十大误区一二; w% P. g9 u- J7 `
回复04→微带线系列
* m) X, s; c% e回复03→抽丝剥茧系列0 [* j; l+ C/ T0 q3 ?" X% q& N& ~
回复02→串扰探秘系列* m$ l& ~: d1 s! c1 Y8 ]4 Q5 M
回复01→案例分享系列, G; u6 [0 e! Z
![]() 3 _0 w8 A, {) d
) F3 Z5 J7 S- q- U3 y$ N
觉得内容还不错的话，给我点个“在看”呗
7 [! ]0 V6 n+ x9 j9 }* ]2 o
$ S4 }9 T( @. v![]() |
|
/1 
发表于 2019-9-27 15:12
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！