EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
微信公众号 | 高速先生
0 q7 d& O2 X6 @0 D文 | 姜杰
( m; {- N/ d/ O( A
4 N0 x6 B+ a$ Y# z! F0 D4 L' l w& a1 o
不走寻常路的电流是PCB设计中的“刺头”，有时明明给它铺好了阳关道，它却偏偏要走独木桥，让人欲哭无泪。/ {. M q* F T) a" E; s6 N
![]() 就像高速先生之前遇到的一个案例，电源输出过孔排列的整整齐齐，虚位以待，电流偏偏舍近求远，就挑了几个你意想不到的过孔硬刚到底。+ |, u7 B8 Z! W
![]() 供电模块VRM与用电端SINK的相对位置如下。
& d" e( S' L9 K6 R9 ?0 T9 ^6 a. i5 L$ O8 w* K# H% N' g' F% P
![]() 其中，VRM采用DC-DC开关电源，DC-DC外围电感L5电源输出管脚附近的过孔分布均匀，内圈过孔与管脚的间距d1=d2=d3（局部放大图如下）。! ?, l: Z6 ?6 T& i C
( Q- ~+ V+ P9 F$ X4 A& P
![]() 看起来似乎没啥毛病，按照预期，电流至少会在离L5电源输出管脚最近的内圈过孔上均匀分布。不过，再一想SINK端与VRM端的相对位置，有些朋友开始犯嘀咕了，电流都是喜欢走捷径（电阻较小的路径）的，那么，离SINK端更近的左下方的过孔通流会不会多点呢？高速先生一开始也是这么想，但是仿真的结果却让人大跌眼镜：过孔电流分布图显示，在电流流向的反方向（白色方框区域），有几个过孔通流较大，这是怎么回事？！
: d( O3 B$ r" y- m: M# O8 C9 r; t1 ^& }4 I) Q' K
![]() 打破砂锅问到底是高速先生的一贯风格。通过仔细分析过孔载流，发现过孔通流除了与电源输出管脚的间距有关系，似乎与过孔阵列的缺口方向也存在某种神秘的关联。- y, _3 h7 M+ b( ^* n- n8 M: \
+ G' o2 L6 G0 K4 ^% [0 N0 [, ~
8 v/ j) ~, \3 z- r
, q" E9 M" _( h0 l+ m/ V q: [
大胆假设，小心求证，困难看淡，说干就干。先把模型简化，删除板上其它器件和走线，保留内层电源、地平面的连接，同时，将VRM用一端电源输出、另一端接地的电容代替，调整VRM与SINK的相对位置。简化后的模型如下。* ~3 F/ j% I% \
![]() 简化模型的VRM端过孔电流分布已初露端倪，似乎能看出点趋势来了。
' ]" j% n9 k d4 O- {1 d( j O& f0 n( ]
![]() 为了能进一步说明问题，我们继续调整过孔阵列的缺口方向，比较过孔载流的情况。& @2 K+ y: g) [1 G7 C* U
% u0 P; j1 H/ S
![]() ![]() 只看阵列缺口对称时的情况似乎还不够全面，那就再看看不对称时的载流。
5 T) D' G6 `* e$ r: k) @: y# h! {; u" ^, i: z( i) z y
![]() 想必各位已经看出规律了：在电源输出过孔与管脚间距相同的情况下，最靠近阵列缺口的过孔载流最大。为什么会出现这种现象呢？
2 k" F; D! n: _/ ]$ |
1 p1 v2 f+ n& j( ^* L7 S; ?* ^6 f4 d! {5 g
! n* p+ `7 j& z, a R不妨再来看看电流密度图。以左侧的电源输出管脚为例，一开始电流以管脚为中心向四周均匀发散，对于有过孔分布的三个方向，电流会迅速找到最近的过孔，流向内层电源平面。而从过孔阵列缺口溜出来一部分电流，遭遇大概是这样的：出发时扫眼一看，一马平川，前方全是铜皮，没有过孔挡路，好嗨哟，跑着跑着发现没路了，不知谁喊了一嗓子：“此路不通，拐啦拐啦！”于是，逃窜出来的大部分电流又猛打方向，掉头钻进了离缺口最近的过孔。- _ p+ F& a) v( A
![]() 这么一折腾，出现阵列缺口附近过孔载流最大的现象也就不足为奇了。& t' p& w& v$ u: s& x; {
9 T( w9 ]6 R+ T. q2 X/ U; |
![]()
! O4 f: m# ?6 Q" A5 x3 {+ r8 Y! Z+ ?3 N8 B/ x6 K# K: l D
— end —5 T! n4 E2 n* G( ]% Y8 y! L
: f( ]7 W# I1 I; s; X- k# {
本期提问
5 j/ D+ M' m1 V6 D1 B
8 P6 S7 t& j2 D$ E& Y* _ [保持同样的过孔间距，阵列缺口补上之后VRM端载流最大的过孔会出现在哪个位置呢？
! Z; i4 y% J6 q$ A* C) e![]() ; R1 t1 {. c9 G/ c( z; S8 O
0 F" J3 O. f" [% ]3 S' |' L
7 W7 K0 u; B6 j* y8 ?4 I% o$ w, {8 l. b D2 Z
- {% x- Y' R. b
$ Q" |; b0 M, p: Z$ p) m
7 w0 B4 ^! m9 l$ c) [! O
& E7 k/ \7 m N# D/ h6 F————你可能错过的往期干货————
c5 f; H5 [ ~9 C! P4 z! C0 k
5 z) f3 e0 E1 u! F![]() 没空间啦，我能不往板边走线吗！0 K( P) {. b! E, i. J: z
![]() 宝藏文，高速先生所有原创技术文章，戳戳戳！
- w0 I# x. I0 I: ~, b6 F* U# e( `/ e- O+ R6 Y) z! P. c
4 Q7 u6 U% E u1 f3 Q回复数字获取往期文章。（向上滑阅览）& e9 n, f. R6 R1 J' T: t$ w& O
2 J8 ?4 [0 h5 `. X- e回复36→高速串行之S参数系列
* P. j1 o4 Z& ]回复35→高速串行之编码系列3 M( @ a1 w' Q! e; t6 H8 q
回复34→高速串行之S参数-连接器系列
. g0 U9 O$ M6 v6 @ d回复33→高速串行简史系列
! L* B1 c7 C7 f9 j: a) c" S- P2 e' m0 L回复32→电源系列（下）: M: o C' y% G, c# C& ~) m9 d
回复31→电源系列（上）
5 V: ~- c6 T# `6 |0 K: P回复30→DDR系列（下）2 O- ]9 G( V/ f4 p# v2 y
回复29→DDR系列（上）
" H4 `- M" z- B/ z回复28→层叠系列（下）
# S4 D, h' Q; {" a6 F回复27→层叠系列（上）, K- E7 N; o9 @: u' l0 {8 l
回复26→拓扑和端接系列（下）
1 j: c1 e) `: N& f- g0 E回复25→拓扑和端接系列（上）
+ Q( q1 w; B7 @5 j6 K回复24→反射详解系列文章 z \% O! E, a9 M" _. M
回复23→阻抗系列（下）
V B$ V! h1 H6 u回复22→阻抗系列（中）9 `$ M9 O7 }5 L4 l: I+ a2 S% y
回复21→阻抗系列（上）
6 v" H2 a6 e: y回复20→绕线与时序
~$ ]9 v# i6 F. C+ x回复19→SERDES与CDR系列
1 Q: {$ J2 `" W! t8 P% [9 x4 D2 ^7 i回复18→既等长，为何不等时系列* {# a) d- d. e- [ S8 c
回复17→cadence等长处理&规则设置
6 P5 ~6 X/ N, i; L4 L* ?) h( r回复16→DDR时序学习笔记系列$ B. v3 w s# L* S+ B
回复15→串行系列3 r; ^: G# a z: T. F( V0 z
回复14→DDR信号完整性仿真介绍系列
+ t9 A1 n1 V8 R2 p- o回复13→PCB设计技巧分享一二
; |3 I) ~: s% T; M7 @回复12→高速设计三座大山
7 M7 d( o( J. @" E, k+ C( X回复11→PCB设计十大误区-绕不完的等长系列
1 b4 B3 t+ Z" f4 h' r- ? J回复10→PCB设计十大误区三
0 b2 \% M3 A5 }回复09→DDRX系列2 `, n$ r/ D, J
回复08→高速串行系列5 M6 l) ?9 g; l5 }
回复07→设计先生之回流设计系列+ D# b3 k3 T# T W2 T! L
回复06→略谈Allegro Pcb Design 小技巧: W! ?- H2 z2 {+ K. d/ s
回复05→PCB设计十大误区一二+ a1 {: O1 n( Q" r# [
回复04→微带线系列
4 [, R6 M- s+ N! ~, j回复03→抽丝剥茧系列
0 ^9 I5 ^* D; {; K回复02→串扰探秘系列
" U0 s2 [, K! {& U回复01→案例分享系列/ c5 }- M& b( u7 C9 i
![]() ) U1 v( X; Q6 O% s4 T
" y" V- ^1 Y0 M9 `2 f觉得内容还不错的话，给我点个“在看”呗
, C- ?: a5 j, W" n
) A' `" k0 F5 K! a) y![]() |
/1 
发表于 2019-9-27 15:12
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！