|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
微信公众号 | 高速先生0 q1 q1 {) ]4 w+ {4 b5 X
文 | 姜杰; b+ X3 a3 b* v0 n* ?
8 |1 _0 i; d* Y6 H, V
3 g8 k. K# s1 E不走寻常路的电流是PCB设计中的“刺头”,有时明明给它铺好了阳关道,它却偏偏要走独木桥,让人欲哭无泪。
% E- S8 V t" r9 M2 F" e3 Y. _ 就像高速先生之前遇到的一个案例,电源输出过孔排列的整整齐齐,虚位以待,电流偏偏舍近求远,就挑了几个你意想不到的过孔硬刚到底。: @' U" D0 t* `3 p! b) j, b d5 C
供电模块VRM与用电端SINK的相对位置如下。
4 D# E* f; A# c- o" Q1 `8 j; c+ B- k7 |8 N: g
其中,VRM采用DC-DC开关电源,DC-DC外围电感L5电源输出管脚附近的过孔分布均匀,内圈过孔与管脚的间距d1=d2=d3(局部放大图如下)。, f' y3 H# S2 ~! D% C6 p5 W
9 _& G) d' O5 k3 r
看起来似乎没啥毛病,按照预期,电流至少会在离L5电源输出管脚最近的内圈过孔上均匀分布。不过,再一想SINK端与VRM端的相对位置,有些朋友开始犯嘀咕了,电流都是喜欢走捷径(电阻较小的路径)的,那么,离SINK端更近的左下方的过孔通流会不会多点呢?高速先生一开始也是这么想,但是仿真的结果却让人大跌眼镜:过孔电流分布图显示,在电流流向的反方向(白色方框区域),有几个过孔通流较大,这是怎么回事?!
/ x7 H& q# ]; c: N# M' ^( f$ q1 |6 R
打破砂锅问到底是高速先生的一贯风格。通过仔细分析过孔载流,发现过孔通流除了与电源输出管脚的间距有关系,似乎与过孔阵列的缺口方向也存在某种神秘的关联。9 j3 @% O, o' S1 `- n8 y
; I/ q8 ?9 X4 w) L7 ?- X/ B
# a u# P6 b9 D5 ^8 L7 }" z- g1 N% x, y: Z, D) X
大胆假设,小心求证,困难看淡,说干就干。先把模型简化,删除板上其它器件和走线,保留内层电源、地平面的连接,同时,将VRM用一端电源输出、另一端接地的电容代替,调整VRM与SINK的相对位置。简化后的模型如下。
- |' n w, K' X# {1 V1 R8 H9 m 简化模型的VRM端过孔电流分布已初露端倪,似乎能看出点趋势来了。
1 w* C% x1 B; X) @) J; [8 Y5 d" T4 Y
为了能进一步说明问题,我们继续调整过孔阵列的缺口方向,比较过孔载流的情况。. Q/ u: c3 o& U/ _2 o
% @/ H7 u& t9 i7 Q b
![]() 只看阵列缺口对称时的情况似乎还不够全面,那就再看看不对称时的载流。
! _0 ?1 t- z$ H0 h S5 }5 U/ [) w! a; j1 e! M$ e1 j1 Z
想必各位已经看出规律了:在电源输出过孔与管脚间距相同的情况下,最靠近阵列缺口的过孔载流最大。为什么会出现这种现象呢?/ p' s! g) `1 A6 Z1 ?. M
0 @% O. q$ Q4 h4 c( A5 R/ t: o1 X9 ^" p% I8 w; p9 P+ J5 k6 Y1 _8 E2 J
* J B; A% T# \) K+ M( E, U不妨再来看看电流密度图。以左侧的电源输出管脚为例,一开始电流以管脚为中心向四周均匀发散,对于有过孔分布的三个方向,电流会迅速找到最近的过孔,流向内层电源平面。而从过孔阵列缺口溜出来一部分电流,遭遇大概是这样的:出发时扫眼一看,一马平川,前方全是铜皮,没有过孔挡路,好嗨哟,跑着跑着发现没路了,不知谁喊了一嗓子:“此路不通,拐啦拐啦!”于是,逃窜出来的大部分电流又猛打方向,掉头钻进了离缺口最近的过孔。, r+ V( S* p9 E4 m
这么一折腾,出现阵列缺口附近过孔载流最大的现象也就不足为奇了。0 |" R3 Y- m) s# |, E& X6 n: d
6 ~, ]: O( w; D- G, O3 Z : i. i+ Z1 v* F2 c3 v/ ]- g. R
) {* R, I( B6 _# J7 W$ b; u
— end —2 i" x: |, Z" X2 \$ X8 q0 ]7 \, V
$ `9 t" B3 q( @6 c% b6 X) r/ H/ C本期提问' i, Z$ v7 l: K
, [& e9 W- V* O* K6 O' ]/ k
保持同样的过孔间距,阵列缺口补上之后VRM端载流最大的过孔会出现在哪个位置呢?3 v- k$ N& s; @) X
![]()
: @; p# m6 x0 _4 [5 q- L2 B3 S& V k( {
& y, I- ?& A6 l
2 d6 a- r1 N% h" Z
0 d0 B3 Z( ^; t# x+ h K! ]
& i% L7 X/ e: H( A+ K! c
- B n I' K- [+ [! A k4 Y
6 c- p# u) N' T3 f; G$ A$ h————你可能错过的往期干货————3 T1 ~4 H7 |6 l3 v9 }9 X' r
/ ]- F& E' N M0 N) @. p3 K 没空间啦,我能不往板边走线吗!3 Q# Y0 h+ y% q$ t* j
宝藏文,高速先生所有原创技术文章,戳戳戳!
+ O1 Y5 ]5 b/ i' x: a# @ b+ i- H
3 ]& H' D+ A8 a7 @/ ?; H
X! p# P: h. h) {5 R0 d7 A: n回复数字获取往期文章。(向上滑阅览)
r# w+ u6 N/ b
7 z% h% X7 J+ `8 f& V) {回复36→高速串行之S参数系列9 i) U: w5 O/ v
回复35→高速串行之编码系列, g! ~' g- o* A! w$ s+ `% i
回复34→高速串行之S参数-连接器系列
# i$ o. y) B1 j回复33→高速串行简史系列9 U) ~# L5 O. l2 A5 Y7 x- g' `
回复32→电源系列(下)
. f) ]3 X p7 a- \) e7 t0 l6 c( n回复31→电源系列(上)/ i) j8 V" w) d5 Z1 f
回复30→DDR系列(下)
: G! u$ j1 n, p, K回复29→DDR系列(上)
1 p" ]1 S) p2 y: n* ]# {4 D9 a6 l回复28→层叠系列(下)
4 ~: s. [3 [* J& ]. O回复27→层叠系列(上)( Y2 |0 S+ J; Z8 \9 W
回复26→拓扑和端接系列(下)
- [$ e [! b4 W6 E9 F) R回复25→拓扑和端接系列(上)& J$ N. g1 h# f! S; L5 M
回复24→反射详解系列文章
, E$ w5 _9 B- n回复23→阻抗系列(下)
" r4 [) Z8 b/ K( w4 N' \回复22→阻抗系列(中)
6 P4 v |" |3 x' Q回复21→阻抗系列(上)
3 Q' I, T( l; w' C( _" b+ i回复20→绕线与时序
- K: Y. w2 ]$ x; X- @回复19→SERDES与CDR系列3 }1 b% x2 m5 k5 I; I4 n& A
回复18→既等长,为何不等时系列, t4 V' J8 `, B9 a2 t$ p
回复17→cadence等长处理&规则设置
' Q) O! O/ ?/ h回复16→DDR时序学习笔记系列
j/ ]4 _4 Q+ @回复15→串行系列% T, x8 l, ^( L$ x5 x
回复14→DDR信号完整性仿真介绍系列
3 Q, x$ E1 E: P: x回复13→PCB设计技巧分享一二* M. h8 e1 k; g; I5 a
回复12→高速设计三座大山2 p, v% \- J6 n: N8 ^: G
回复11→PCB设计十大误区-绕不完的等长系列 X: K, Z$ r* N
回复10→PCB设计十大误区三! |+ L# x' X( C$ ?; ]
回复09→DDRX系列4 N7 c P7 x0 |$ G
回复08→高速串行系列
7 J6 v$ x0 y+ Q" `回复07→设计先生之回流设计系列" }# h3 Y) _6 Z3 A3 U8 C/ \
回复06→略谈Allegro Pcb Design 小技巧* [' @8 E% x# Z5 x# t! W. g/ g
回复05→PCB设计十大误区一二; z# B4 ~* U/ q" F& _( A
回复04→微带线系列7 q" {. P l% B0 L4 F
回复03→抽丝剥茧系列' t, J; b/ ^8 J2 ]' q U& w1 K3 \
回复02→串扰探秘系列3 z0 u2 b# }5 |3 `/ a3 Y) M9 T
回复01→案例分享系列
8 B( ^) y& o: d+ m1 H6 ] ) x5 K/ y7 h$ M: m% V4 [, P |
" ~4 E* N$ h$ t$ N觉得内容还不错的话,给我点个“在看”呗9 s4 M2 M3 E& ?4 l4 _
) m$ G+ |2 M/ B, w8 q8 ]![]() |
|