|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
微信公众号 | 高速先生+ a. q" S4 F& c
文 | 姜杰 H* |) b$ J+ N W
# a }' D) m3 o& k: s/ ^; A( x
F* y/ T. V2 j! J; [7 C+ D1 X, H
不走寻常路的电流是PCB设计中的“刺头”,有时明明给它铺好了阳关道,它却偏偏要走独木桥,让人欲哭无泪。
# z% O9 q6 i# ~5 A* e! _ 就像高速先生之前遇到的一个案例,电源输出过孔排列的整整齐齐,虚位以待,电流偏偏舍近求远,就挑了几个你意想不到的过孔硬刚到底。
% e% a- W; c. Y# E8 p. S 供电模块VRM与用电端SINK的相对位置如下。
# Q# H2 B( v+ p$ b0 `- n+ t
6 Y0 ~5 W! }* I! ? 其中,VRM采用DC-DC开关电源,DC-DC外围电感L5电源输出管脚附近的过孔分布均匀,内圈过孔与管脚的间距d1=d2=d3(局部放大图如下)。
1 T# W2 k5 v& d( ]! Z/ R0 F
) \+ p( |. @" m' l' m) h 看起来似乎没啥毛病,按照预期,电流至少会在离L5电源输出管脚最近的内圈过孔上均匀分布。不过,再一想SINK端与VRM端的相对位置,有些朋友开始犯嘀咕了,电流都是喜欢走捷径(电阻较小的路径)的,那么,离SINK端更近的左下方的过孔通流会不会多点呢?高速先生一开始也是这么想,但是仿真的结果却让人大跌眼镜:过孔电流分布图显示,在电流流向的反方向(白色方框区域),有几个过孔通流较大,这是怎么回事?!
7 W4 K* c& x8 C# {: z; i3 ]' N# w
; n3 M/ l, h: }" a& p3 A; S* `2 y 打破砂锅问到底是高速先生的一贯风格。通过仔细分析过孔载流,发现过孔通流除了与电源输出管脚的间距有关系,似乎与过孔阵列的缺口方向也存在某种神秘的关联。* B( e5 H+ B$ `4 j
) g8 ^1 r3 J4 `# j/ o) @9 F, o
, g+ `& v/ h8 w9 @! x
% L" e6 b* j- o! b' B! @* w大胆假设,小心求证,困难看淡,说干就干。先把模型简化,删除板上其它器件和走线,保留内层电源、地平面的连接,同时,将VRM用一端电源输出、另一端接地的电容代替,调整VRM与SINK的相对位置。简化后的模型如下。' V2 ]$ j$ ]6 \5 F6 c
简化模型的VRM端过孔电流分布已初露端倪,似乎能看出点趋势来了。7 v( O6 C" E; S/ V0 M1 G4 B
- v7 \6 F0 u' C: I# K. Z( I 为了能进一步说明问题,我们继续调整过孔阵列的缺口方向,比较过孔载流的情况。/ G. ^2 t. T& S' _4 @
- n4 b! ^3 }7 u5 ]- O![]() 只看阵列缺口对称时的情况似乎还不够全面,那就再看看不对称时的载流。
& N, m3 T) ~8 {! ~4 ?, h3 P- ]) F# _: r: r" Y
想必各位已经看出规律了:在电源输出过孔与管脚间距相同的情况下,最靠近阵列缺口的过孔载流最大。为什么会出现这种现象呢?) r6 E) r' J' ~2 V( h/ \; v4 g
) _7 u0 c0 i: P
. y( G$ |$ a& A( Q' {
# ?$ [ I+ k2 L; a m: w/ [
不妨再来看看电流密度图。以左侧的电源输出管脚为例,一开始电流以管脚为中心向四周均匀发散,对于有过孔分布的三个方向,电流会迅速找到最近的过孔,流向内层电源平面。而从过孔阵列缺口溜出来一部分电流,遭遇大概是这样的:出发时扫眼一看,一马平川,前方全是铜皮,没有过孔挡路,好嗨哟,跑着跑着发现没路了,不知谁喊了一嗓子:“此路不通,拐啦拐啦!”于是,逃窜出来的大部分电流又猛打方向,掉头钻进了离缺口最近的过孔。1 O" D: ~# ]: r+ t/ d$ |7 ?
这么一折腾,出现阵列缺口附近过孔载流最大的现象也就不足为奇了。
) z1 ]. Q9 D& X, l: @) O: D
1 k ~1 R6 L2 Y2 Y0 }5 |* T. W0 a ! ~3 B# M: _/ @( _1 V4 Q( `, U
* d( S; w3 H1 b. o N— end —& C9 }$ i: f0 C4 C( \! X
) N4 x, w; M) A$ D
本期提问/ m+ o$ B$ K2 | Z* Z
, N1 o. x# m! v2 h8 V) y5 ^
保持同样的过孔间距,阵列缺口补上之后VRM端载流最大的过孔会出现在哪个位置呢?+ r) U0 S) g! ]
) Z" [) a6 x7 Z1 X& s* a1 }
4 e% v) g0 H& n8 Q" g W- P. U
' E- _* u ?. N* X, c8 [5 E# k
( E- k0 A9 m9 V
/ u) k% k7 [8 F% O# _
" y3 A$ s0 ]4 Y/ x, o1 T: o+ _1 u7 R: v2 e+ q# x
3 ]% z4 `/ [9 h V* h8 P————你可能错过的往期干货————
: D7 L* R) k. b4 m( l* p/ Q9 Q3 Z) l) c+ z( ^3 u
没空间啦,我能不往板边走线吗!
: n1 W4 v! Q) r7 B! K- p: D 宝藏文,高速先生所有原创技术文章,戳戳戳!
) A/ \2 D4 |. [, y5 B- G$ Z& E+ E8 i/ }" N
0 h$ \5 c7 h% @5 D! E( c/ E+ Q. z, T
回复数字获取往期文章。(向上滑阅览)
2 A2 u' f: g2 k; y* j+ u* f+ d/ ?6 w7 J0 p K
回复36→高速串行之S参数系列7 {: K r1 f, i- a! _
回复35→高速串行之编码系列( M# I1 L# U6 X6 A) `& d) @( K, k
回复34→高速串行之S参数-连接器系列% x1 |- K7 [: {- c+ O
回复33→高速串行简史系列
# X0 S! V# o. w/ J) H回复32→电源系列(下)
: B3 m$ D- X8 t) j$ ?: ]- |1 }回复31→电源系列(上)
# E1 k, Z* Z. T3 W7 A$ H+ M回复30→DDR系列(下)* N: g, R/ B: T" ]
回复29→DDR系列(上)
( `8 z/ o' t4 T8 V( ~7 z- G+ j回复28→层叠系列(下)# s" g8 t3 L' @4 T" L
回复27→层叠系列(上)
' I7 A% t# ]1 ]8 p1 E7 ]# P回复26→拓扑和端接系列(下)1 r3 @- P( {, t/ P; o
回复25→拓扑和端接系列(上). g, L4 f; L2 R) K1 I
回复24→反射详解系列文章
5 T8 ? B- v2 _7 j8 J回复23→阻抗系列(下)
; P1 l4 _7 q/ N( a/ @ l回复22→阻抗系列(中)
3 u0 K0 |) A, s0 A! S4 |/ d# ?- }( a回复21→阻抗系列(上)
Y. h$ ~1 r9 l( f9 f; R I回复20→绕线与时序$ `" `1 r2 `; P( d
回复19→SERDES与CDR系列0 q6 @ q. t, p0 K( X, Q
回复18→既等长,为何不等时系列" z& i6 b2 l4 q8 A6 G
回复17→cadence等长处理&规则设置% p: W3 O2 J8 L8 C* i7 [( H; r
回复16→DDR时序学习笔记系列
9 B3 E9 }2 a8 ^& I回复15→串行系列9 G3 E C) l# B2 T" P
回复14→DDR信号完整性仿真介绍系列; V. E& A0 b3 J$ \
回复13→PCB设计技巧分享一二
$ h* T6 f& G8 m- N% H8 E& o回复12→高速设计三座大山% Q* |, x( T/ O L" d
回复11→PCB设计十大误区-绕不完的等长系列
( P; S6 Y( d* e F+ d R" x6 z* D回复10→PCB设计十大误区三! n! a& z6 O; b& f4 R# A
回复09→DDRX系列
* V% I1 H6 r* [, F# E3 f. x回复08→高速串行系列
4 D6 {7 ] h, ?0 h回复07→设计先生之回流设计系列/ C6 L+ Q/ [. L1 k g1 m" K
回复06→略谈Allegro Pcb Design 小技巧
* L/ c$ O6 v' s7 E1 B. S回复05→PCB设计十大误区一二
/ w; J# B/ h2 a- L4 w6 R% M回复04→微带线系列
- H( y% n* T* V( m7 q回复03→抽丝剥茧系列
! t1 w8 ^2 j: R; K) `( T4 C/ U回复02→串扰探秘系列
/ x; ^# m) K1 V" u% |7 {回复01→案例分享系列
' B) P1 x- x* u2 |/ v* P1 `! T+ }![]()
5 Z) @# V: D# r& a" J6 P: I9 E7 @ _5 ]9 `0 N. q
觉得内容还不错的话,给我点个“在看”呗
/ s& e6 m4 u- W# @ K- S4 r - ]& n# [0 Q6 e
![]() |
|