EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
微信公众号 | 高速先生2 V0 }7 l; b( H( z9 E' W1 Q: C
文 | 姜杰5 F5 O! C( Z- c; [3 T! \$ |$ n3 E
2 l K w7 Q" V9 T% [3 |) ]
! ~5 K0 i; K4 i
不走寻常路的电流是PCB设计中的“刺头”，有时明明给它铺好了阳关道，它却偏偏要走独木桥，让人欲哭无泪。+ E ?# q) ~8 O4 Q$ G1 E
![]() 就像高速先生之前遇到的一个案例，电源输出过孔排列的整整齐齐，虚位以待，电流偏偏舍近求远，就挑了几个你意想不到的过孔硬刚到底。
: x8 y( O8 P; ~% a( v$ }5 Q![]() 供电模块VRM与用电端SINK的相对位置如下。( N/ I% x5 D9 T
* w' R. \# r3 z2 F X![]() 其中，VRM采用DC-DC开关电源，DC-DC外围电感L5电源输出管脚附近的过孔分布均匀，内圈过孔与管脚的间距d1=d2=d3（局部放大图如下）。
( @+ `( D( x$ B8 ]& @9 J' U8 ^
, `" a/ n% l1 g: Q" _![]() 看起来似乎没啥毛病，按照预期，电流至少会在离L5电源输出管脚最近的内圈过孔上均匀分布。不过，再一想SINK端与VRM端的相对位置，有些朋友开始犯嘀咕了，电流都是喜欢走捷径（电阻较小的路径）的，那么，离SINK端更近的左下方的过孔通流会不会多点呢？高速先生一开始也是这么想，但是仿真的结果却让人大跌眼镜：过孔电流分布图显示，在电流流向的反方向（白色方框区域），有几个过孔通流较大，这是怎么回事？！
4 }' i8 q3 v$ R0 j. a# S8 S# L. G
- _$ w8 f- |) w2 @! A2 }7 c![]() 打破砂锅问到底是高速先生的一贯风格。通过仔细分析过孔载流，发现过孔通流除了与电源输出管脚的间距有关系，似乎与过孔阵列的缺口方向也存在某种神秘的关联。! c* q8 \* m! l" p6 Q& c( h
0 C% }1 a3 P# q
. R0 A' k( f0 C' t) w1 E. M: K- ]3 }, t2 e
大胆假设，小心求证，困难看淡，说干就干。先把模型简化，删除板上其它器件和走线，保留内层电源、地平面的连接，同时，将VRM用一端电源输出、另一端接地的电容代替，调整VRM与SINK的相对位置。简化后的模型如下。
4 C A# O, P- T& a4 O5 H0 ^![]() 简化模型的VRM端过孔电流分布已初露端倪，似乎能看出点趋势来了。2 g0 y5 w4 }' O! Q0 n6 g B
( r2 K5 @" n5 D' V1 ]1 B- I
![]() 为了能进一步说明问题，我们继续调整过孔阵列的缺口方向，比较过孔载流的情况。
% n: l9 x) {& Z. W' v: z; {+ R' ]4 ~1 l
![]() ![]() 只看阵列缺口对称时的情况似乎还不够全面，那就再看看不对称时的载流。
) u; r* p) P2 I4 K$ I8 O% f, K
![]() 想必各位已经看出规律了：在电源输出过孔与管脚间距相同的情况下，最靠近阵列缺口的过孔载流最大。为什么会出现这种现象呢？
; s, P1 W8 ?/ x1 i9 M3 K+ ~3 y9 n/ R7 C) U* |
. p, j7 O# g9 ]
5 h) T- M; b6 S V* T! r/ m不妨再来看看电流密度图。以左侧的电源输出管脚为例，一开始电流以管脚为中心向四周均匀发散，对于有过孔分布的三个方向，电流会迅速找到最近的过孔，流向内层电源平面。而从过孔阵列缺口溜出来一部分电流，遭遇大概是这样的：出发时扫眼一看，一马平川，前方全是铜皮，没有过孔挡路，好嗨哟，跑着跑着发现没路了，不知谁喊了一嗓子：“此路不通，拐啦拐啦！”于是，逃窜出来的大部分电流又猛打方向，掉头钻进了离缺口最近的过孔。
$ |# v% X/ I$ {/ Q( J6 ?9 H# W![]() 这么一折腾，出现阵列缺口附近过孔载流最大的现象也就不足为奇了。
+ d/ B; D9 ?+ H8 r0 S4 d. r) ^' H2 F! k/ Z* e/ h% s
![]()
# w/ a7 Y* m/ E* x
, a3 G% |" ?# D4 G5 U! D— end —) _% n$ Y. h; U8 S
+ l. E7 i+ P; D# p: z: }2 ?( c9 |) v本期提问' ]1 f- B6 m; F4 Q! p3 F" y
9 b( R) \- n; `# [' r( s保持同样的过孔间距，阵列缺口补上之后VRM端载流最大的过孔会出现在哪个位置呢？
: \+ T s: l: J0 ]![]() O$ K t1 V+ J# G6 i4 V) }
. a8 C" K1 U& m& N/ ~0 _" l! D) j1 `$ Z4 O b% \, U: x6 z# f' E
# p2 z6 |" a0 M, s$ b( Q I6 K% p
G9 s/ V. G2 c- m& O7 z+ X
. s& r& v; ?7 } r. m2 ?1 C
" D0 ^. V& P! }9 e1 V/ J/ l————你可能错过的往期干货————; k4 I3 v# C0 C6 N% ]
: r2 Y7 @2 S/ y5 c% M+ g
![]() 没空间啦，我能不往板边走线吗！& C, M2 b' o) z
![]() 宝藏文，高速先生所有原创技术文章，戳戳戳！ Q7 M b7 d& l1 D
# | J$ [ q( L: a
% G" |$ V# u! c5 L% x/ S h
回复数字获取往期文章。（向上滑阅览）6 ]8 {9 z! v: A$ ^# [. Q
% ?/ w3 x! W# O5 T8 E4 q |+ d: p& E& p回复36→高速串行之S参数系列7 C! r9 ^5 C+ R
回复35→高速串行之编码系列9 z6 Z8 c; _9 E9 ?) a6 x* ^
回复34→高速串行之S参数-连接器系列
5 F0 e4 y) p- s! T! I$ P. V回复33→高速串行简史系列
3 @- R! `: V* W回复32→电源系列（下）
6 z7 l$ O( k3 r' }回复31→电源系列（上）, y4 E3 ?( s& n7 ?; n, Z7 r
回复30→DDR系列（下）
! }: e2 |# x" }, Z回复29→DDR系列（上）
) h+ Z( C, c% h z回复28→层叠系列（下）
6 X: @0 }# I7 c; l/ p0 c回复27→层叠系列（上）
: I3 Q+ y6 f' |) j! q. {; D回复26→拓扑和端接系列（下）
0 l; p2 Q, u3 Y/ ^回复25→拓扑和端接系列（上）
+ A8 n; U+ e9 r1 n0 q# ~, A回复24→反射详解系列文章* b6 p P M/ U S1 \1 [9 Y
回复23→阻抗系列（下）
% J7 E: S! R, r回复22→阻抗系列（中）
8 @( H/ h% P$ o# B回复21→阻抗系列（上）% q# |9 Y# T9 @9 T G
回复20→绕线与时序
8 ~- E9 i) _8 O) X" N7 r3 w: p* V回复19→SERDES与CDR系列
* s( |6 E! P( c. I" D* h: A/ c# D( B4 E回复18→既等长，为何不等时系列& _: F9 V# F5 k, ?9 e
回复17→cadence等长处理&规则设置" l0 @0 ]! ^! l; r/ d6 H
回复16→DDR时序学习笔记系列
* R3 S0 g6 p& D+ q' p/ A$ T回复15→串行系列
& r0 V8 U6 Q% K4 K5 E回复14→DDR信号完整性仿真介绍系列/ {6 [8 u8 e, a! |5 |( F0 T+ S
回复13→PCB设计技巧分享一二, u! l+ \+ c4 h
回复12→高速设计三座大山
6 u1 K6 f' Q8 F" l) R. z回复11→PCB设计十大误区-绕不完的等长系列- a$ j4 H; F; a7 z. V4 X
回复10→PCB设计十大误区三* y! v: b R7 p
回复09→DDRX系列: r0 d" d4 x6 q3 d: n' I
回复08→高速串行系列
) u: S% V( _# F( @" z; a, ?/ t$ ]回复07→设计先生之回流设计系列
1 M5 J7 l- R2 N2 d7 _: Z: m回复06→略谈Allegro Pcb Design 小技巧
5 M( W) V( W( P: e8 v6 o回复05→PCB设计十大误区一二; U4 T! ]- t% N6 x
回复04→微带线系列' }( Z4 V/ t. | M7 F
回复03→抽丝剥茧系列
4 G: a% |0 U8 n4 _" D回复02→串扰探秘系列$ w/ [- m4 D! h6 \( H' w
回复01→案例分享系列% A. J. n2 y" I& a; W; C
![]() ) O6 C6 k5 ^* T% J7 [# b0 R+ v
* q Y; p; `' I! d$ @
觉得内容还不错的话，给我点个“在看”呗. E, n$ C5 M+ q
- f/ @* b2 w2 I+ O
![]() | 
/1 
发表于 2019-9-27 15:12
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！