|
|
本帖最后由 這侽孓譙悴丶 于 2018-3-16 17:24 编辑
2 y$ R: E. Z k. ^4 u) @3 itrocipek 发表于 2018-3-16 11:21
8 b ? `, e. U4片DDR3走菊花链。
2 {0 h6 q4 Q1 a2 X2 d1. 空间足够，一起等长，控制不了200mil以内。+ V6 d' }/ Y8 Y, \1 U) N( \5 d* `0 T9 |
2.组内等长。5mil
6 D2 S- n- B, S) P! K' j1 L问题1：单片DDR3的两组数据线为一个组一起等长，等长误差+/-25mil，数据组1和数据组2都要各自同组同层；$ J" { Y6 w+ z( \; x2 a
8 D! N: m) S* g
问题2：地址命令控制时钟组内等长误差+/-50mil；
* n, @: O* e! w0 x# z7 V# t3 p# t5 b( r# m! {3 m4 k; H
问题3：在芯片规格书没有特殊要求下，地址命令控制时钟组合与数据组间无需等长；
; d9 u$ ]' L0 X- }4 \
& o) p5 l' `/ Q2 {" o& ~问题4：多颗DDR3各组数据线各自同组同层，组内误差+/-25mil，在没有特殊要求情况下各组之间无需等长；3 s0 }& q: m4 m% J- O6 O9 A- H7 }
. R! L8 T3 O4 o' P6 w数据线和地址线都必须有完整的参考平面，电源在电源层切割处理；DQS和CLK对内等长+/-5mil。如果芯片有Pin Delay，等长的时候还必须将Pin Delay加入等长里面去； A, J# {0 M# ^5 Y9 o9 Z
4 x2 ?/ T# Q& `
至于地址线是走T型拓扑还是走Fly-By就得看CPU芯片是否支持读写平衡了，2-4片走T或Fly-By对信号影响不大，在不清楚CPU芯片是否支持读写平衡的情况下优先走T型拓扑，若要走Fly-By需提前确认CPU芯片支持读写平衡；8颗以上若芯片支持读写平衡，建议走Fly-By，如果芯片不支持读写平衡，那只能走T型拓扑了;
; |+ M+ t4 o$ ? ?# Q) C+ A0 `& w, \" M( x- A4 Q
仅供参考！) p3 |6 Z: ?4 N1 H2 d7 R2 q$ t0 ]
|
|
/1 
发表于 2018-3-16 11:05
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
8 Y" _) P- J6 L! X8 y4 {! S
