allegro第三方生成网表如何实现与allegro pcb交互设计

clovep · 发表于 2014-3-20 15:16

您需要登录才可以下载或查看，没有帐号？注册

x

allegro第三方生成网表如何实现与allegro pcb交互设计？

望大神给予指教。谢啦！

這侽孓譙悴丶 · 发表于 2014-3-20 19:28

没明白什么意思···

tb_lqxue · 发表于 2014-3-20 21:47

多谢

zn383462925 · 发表于 2014-3-22 17:43

第三方网表好像不行，只有第一方网表才可以！

qqtolm · 发表于 2014-3-22 21:12

zhangjunxuan21 · 发表于 2014-3-24 08:54

高亮的时候选择list，建个1.lst的txt文件，输入你想高亮的位号（有orcad原理图可以直接在原理图上整块复制）

clovep · 发表于 2014-3-24 13:39

zhangjunxuan21 发表于 2014-3-24 08:540 @# S: O. K% O6 j8 T/ d5 P' u3 e' l z
高亮的时候选择list，建个1.lst的txt文件，输入你想高亮的位号（有orcad原理图可以直接在原理图上整块 ...

恩，现在就在用这个方法，太麻烦了。如何把第三方的线路改为第一方设置呢？

zhangjunxuan21 · 发表于 2014-3-24 19:19

clovep 发表于 2014-3-24 13:391 L& {4 b* a4 ]; M
恩，现在就在用这个方法，太麻烦了。如何把第三方的线路改为第一方设置呢？

有原理图就导第一方网表啊第一方网表要求比较严格一点原理图pin和pcb封装pin要一一对应，看着报表改

clovep · 发表于 2014-3-26 10:43

zhangjunxuan21 发表于 2014-3-24 19:19
; z y2 p7 |3 x! z& g/ x有原理图就导第一方网表啊第一方网表要求比较严格一点原理图pin和pcb封装pin要一一对应，看着报表改 ...

以前也是用第一方出，可是之前不用我设计原理图。原理图的pin跟封装的本来不就应该一一对应码？

zhangjunxuan21 · 发表于 2014-3-26 11:24

clovep 发表于 2014-3-26 10:43
/ @ q6 ?5 s# X) E) A2 j7 q& K以前也是用第一方出，可是之前不用我设计原理图。原理图的pin跟封装的本来不就应该一一对应码？

有些人画的原理图就没有，比如IC肚子底下的焊盘，有的原理图上没有接地，所以没画空pin出来，有的bga空pin没连接网络，他原理图封装就没画，跟pcb封装管脚就没法一一对应了，还有一切其他的非法字符什么，第一方网表要求严格，第三方网表就相对比较松一些

clovep · 发表于 2014-3-26 11:27

zhangjunxuan21 发表于 2014-3-26 11:240 Y$ ]/ _6 I# C2 t3 ?' h
有些人画的原理图就没有，比如IC肚子底下的焊盘，有的原理图上没有接地，所以没画空pin出来，有的bga空pi ...

o ,好的，谢谢。我再研究一下

wings_ly · 发表于 2014-3-26 22:51

只会PCB和原理图对应

zhaobingchen · 发表于 2014-4-9 15:29

高手在民间

7shmily · 发表于 2018-5-8 11:26

我也是原理图别人画的，原理图元件非法字符和名字都太长还要封装原理图PCB的PIN还有些对不上，改起来太费劲，还有些分离元件都有重复PIN,,于是导第三方网表咯，，然后又不能交互布局。。。。

		自动登录	找回密码
密码			注册

推荐内容 /1