|
|
Allegro Design Authoring 原理图工具特色:
2 k3 {' b" L/ ~5 o4 h1、完全层次化的设计方法
: l, V; o$ H) _' X0 C$ ~2、多视点（多个窗口显示相同或者不同的电路）
* _6 f6 m5 G% U& V# M$ i7 Q3、组件浏览和实体元件选择（具有过滤功能的物理元件列表） l) _% S* y* g. Q. Z
4、项目管理器（统一流程管理，工具的运行设置）- `( ]4 h& V* V& }( j
5、层次管理器（结构管理）: A7 l5 ^# j# v' p
6、直接从原理图生成层次化的VHDL和VERILOG网表格式
4 D4 ~4 n. }% O3 q1 n7、Cadence SKILL 程序语言扩展支持
; K& f% H/ j! T* h# H$ V, z3 r8、所有的Allegro PCB Editor产品可以交互设计与交互高亮显示
% V. B3 g, f8 K0 p9、优化算法保证最少的元件使用
' i7 s" H# g' Z7 U5 Y9 C10、通过附加工具交互式的来保证原理图与版图的同步4 G6 X: l4 O2 g Y4 @" G Y
11、生成标准报告,包括自定制的料单
4 F" d" \0 `7 T+ ~- K: A! |; X8 [3 w! b12、TTL, CMOS, ECL, Memory, PLD, GaAs, Interface 和 VLSI 库6 @1 t6 u6 ` k" s
13、ANSI/IEEE以及常用符号: x( r) F7 A! R# M) v2 A' L! t
EDIF 原理图与网表接口特性:
0 Q r* X" R) k4 W5 ~8 F1、支持EDIF 3.0.0标准5 s6 x; E5 p V( m+ Q" [) k
2、支持平坦化和层次化设计; h' j% v! I: f" F' s% G, q
3、所有SYMBOL库的转化) M: I$ P+ p% R6 I6 T
4、支持的器件，PIN和对应的MAPPING |
|
/1 
发表于 2018-6-6 21:57
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
发表于 2018-6-7 10:54
楼主
