|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
使用 UE16 GREEN 版本的时候出现无法高亮VERILOG关键字体的问题,头疼了一早上
- }! ~+ k' \% H# _1 C }2 i7 F6 @
最后本着自己动手丰衣足食的观念,解决了2 s$ J4 Y' c: z9 q7 R; i" C
0 s* k- g' H D8 l: a发个帖子,希望大家以后不要走弯路。
+ I) A! x/ q3 ?$ }* S7 \5 t0 Q }/ V5 g& b. m) d8 l* J* r: k
UltraEdit是一款功能强大的文本编辑器,可以编辑文字、Hex、ASCII码,可以取代记事本,内建英文单字检查、C++ 及 VB指令突显,可同时编辑多个文件,而且即使开启很大的文件速度也不会慢。是一个使用广泛的编辑器,但它并不直接支持HDL。
7 J- v! T4 A. K/ B 在网上查了资料后,自定义了一个Verilog的环境,现在心得总结如下:
# h! o/ U9 y; n$ v5 w2 {. u 1:下载Verilog的语法高亮文件。5 E+ E2 m+ f, [9 s& m) s
即可支持相应的语言编辑,关键字将用不同色彩标出。& `2 o: {( f1 c h7 I
可以到官方网站去下载,包括上百种语法文件,我想应该都能满足大家的需要吧!$ l( i. X- q' v3 w- z E" p0 w5 p
http://www.ultraedit.com/index.php?name=Content&pa=showpage&pid=40#wordfiles# U5 N3 l8 J" w5 A+ P
2:将下载的文件打开存放在WORDFILE 目录下面,这是发现无法添加成功,对比下载的文件和已有的.uew文件,发现时表头 不一样,将下载的表头修改成“/L20"VERILOG" C_LANG”,然后在高级--配置--语法着色上选择相应的语言就可以了0 ^9 N7 U" I+ _( f$ P
9 \ t' k! x4 P# X; A
3:加入折叠功能$ N) j2 M3 @8 a0 z$ q9 x$ Y
由于Verilog HDL的块一般是以begin和end作为开始和结束的标记,其作用相当于C语言的
* h6 d/ A4 n: v$ G$ b7 p 大括号。在wordfile.txt的对应语言中添加进如下代码即可:- J: v* p6 C/ I$ @. Y
/Open Fold Strings = "begin""case"! r- l( y% y; H
/Close Fold Strings = "end""endcase"
& ^+ [7 W0 w$ x 这里除了begin和end可以进行折叠外,另外一对case和endcase同样可以完成折叠,同样的
2 h+ x3 D9 T6 o5 c 方法可以添加你需要的折叠标志。
# h& G) e4 Q; T5 O* @' O2 C8 b 4:加入自动缩进功能; [& L- E) ?! }4 v1 G- T$ ]0 G6 g
同样在wordfile.txt中,有控制自动缩进的语法。所谓自动缩进就是指,输入begin回车,下一行自动加一个tab;输入end,下一行自动退回一个tab。用户可以自己添加不同的缩进词实现自动缩进。如:
/ V# O) K( ^) ~$ z" h3 i /Indent Strings = "begin""case""fork" "if" "else"$ F, D" O+ U5 b! v2 {$ J5 y
/Unindent Strings = "end""endcase""join" "else"
+ t: p2 A* u' O9 I' e6 I 5: 还可以加入其它一些自定义功能,如函数调用功能,大家可以自己摸索。
3 i, Q0 ?6 ?2 o" P: B R2 i2 [ t 方便大家,做了个压缩包供大家下载。4 ^: ^6 P) v" q6 W
/ v; Y$ N: m! [4 Q, p包中" R9 M5 c) S' s/ n# t- m
verilog.uew |
|