大家一起讨论抖动

stupid · 发表于 2010-4-7 15:42

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 stupid 于 2010-5-6 10:56 编辑

抖动广义上指时间上相对理想位置的背离。抖动定义为一个数字信号在有效时点上距理想时间位置的短期变化。严格的说，抖动处处存在。

先看中国通信学会的定义：

抖动的定义是“数字信号的各个有效瞬时对其当时的理想位置的短期性偏离”，这意味着抖动是不希望有的数字信号的相位调制，相位偏离的频率称为抖动频率。

与抖动有密切关系的第二个参数称为漂移，把它定义为“数字信号的各个有效瞬间相对其当时的理想位置的长期偏离”。

到目前为止，在抖动和漂移之间的界限还没有明确的定义，通常具有频率低于1Hz至10Hz相位变化部分称为漂移。由于信号再生点把差错引入到数字比特流中以及在含有缓冲存储器的数字设备中的数字溢出或取空，可以把滑动引入到数字信号中，因此抖动可以降低数字电路的传输性能。

抖动分系统性抖动和随机性抖动，系统性抖动是由于信号再生装置中定时恢复电路调整不当，或者码间干扰以及由于电缆均衡有缺陷而产生幅度到相位变换而引起的，系统性抖动与码型相关；随机抖动来源于内部干扰信号，如中继器的噪声、串话或反射，随机抖动与传输码型无关，在大部分现有低速数字系统中系统性抖动是主要的。在一个多接力段系统中，对所有数字波道都应该确定无输入抖动时输出抖动的累计平方根值和总的抖动转移函数。最大容许输入抖动通常与无线段的数目无关，因此应该分别测量所有数字波道中的每接力段的最大容许输入抖动。

1、无输入抖动时输出抖动，这种抖动是在各系列接口的网络输出抖动和各个数字设备产生的固定抖动，测量结果可以用指定频率范围内的抖动的峰—峰值来表示。

2、容许的最大输入抖动，这种容许输入抖动也称输入口的抖动容限，当把正弦抖动幅度加到设备输入口的时钟上时；产生的差错性能劣化，用此来定义抖动容限。抖动容限是所加抖动的幅度和频率的函数，它可以用比特差错率（BER）恶化或开始发生差错时所对应的最大输入抖动数值来表示。

3、抖动转移函数，当抖动出现在设备的数字输入口时，这些抖动会转移到对应的数字输出口，抖动转移特性是在被测系统输入端按规定码型加有一定量的抖动数字信号时测得的输出抖动量与输入抖动量之比：
G＝20log（Jout/Jin）dB，它表征当被测系统受有抖动的输入信号驱动时，由被测系统所引起的抖动幅度的变化。

这个定义，不甚严谨，我将在后续讨论中逐一指出。

minibmw888 · 发表于 2016-7-25 10:49

版主,能不能以附档的形式给一下,我看不到图啊,
那个圈圈不停的转,
感谢!!!

minibmw888 · 发表于 2016-7-22 20:20

为什么有的图看不到

stupid · 发表于 2010-4-7 15:55

Maxim的这个定义则要严谨很多。
An Introduction to Jitter in Communications Systems

Abstract: This introduction to jitter presents definitions for various jitter types including the random jitter types: Gaussian, cycle-to-cycle, adjacent cycle; and deterministic jitter types: duty cycle distortion, pulse width distortion, pulse skew and data dependent (pattern) jitter. The application note also discusses the relationship between the various jitter components and system Bit Error Rate (BER).

What is Jitter?
The SONET standard states that "Jitter is defined as the short-term variations of a digital signal's significant instants from their ideal positions in time. Significant instants could be (for example) the optimum sampling instants." The Fiber Channel standard simply defines jitter as "The deviation from the ideal timing of an event."

In short, the term "jitter" describes timing errors within a system. In a communications system, the accumulation of jitter will eventually lead to data errors.

The parameter that is of most value to the system user is the frequency of occurrence of these data errors, normally referred to as the Bit Error Rate (BER). We'll discuss BER in more detail later.

First, some definitions. The basic jitter types and definitions are listed in Table 1 below. Some jitter types have a number of commonly used terms describing the same measurement. Others have terms describing different measurement methods for the same jitter type. Where multiple terms are used to describe the same jitter type, these are listed together.

Table 1. Terms and Definitions Associated with Jitter Measurements

Jitter Term	Definition	Additional Information
Jitter	In addition to the definitions above, jitter is composed of two basic types: random and deterministic.
Random Jitter (RJ)	Jitter that is not bounded and can be described by a Gaussian probability distribution. Random jitter is characterized by its standard deviation (rms) value.	The principal source is Gaussian (white) electrical noise within system components. Electrical noise interacts with the slew rate of signals to produce timing errors at the switching points.
Random	RJ measurement method. A probability distribution based on the difference in time between an actual clock edge and its ideal (intended) position.	Although two measurements of the same source, random and cycle to cycle jitter are not equivalent. Cycle to cycle jitter has frequency dependant terms and, compared to random jitter measurements, will accentuate high frequency jitter sources while rejecting low frequency sources. The random jitter measurement is independent of frequency.
Cycle to Cycle & n2 p0 Y( n# [4 O8 {: f4 i Adjacent Cycle	RJ measurement method. A probability distribution based on the difference in the period measured between one clock cycle and an adjacent cycle.
Deterministic Jitter (DJ)	Jitter with a non-Gaussian probability density function. Always bounded in amplitude and with specific causes. DJ is characterized by its bounded, peak-to-peak, value.	Sources are generally related to imperfections in the behavior of a device or transmission media but also may also be due to EMI, crosstalk, grounding problems.
Duty Cycle Distortion : {" L( t% Q9 J Pulse Width Distortion 4 G. Z) d2 u2 c. w* E- G+ l Pulse Skew	DJ component. Deviation in duty cycle value from the ideal (intended) value. In many serial data systems this equates to a deviation in bit time between a 1 bit and a 0 bit. May also defined as the difference in propagation delay between low to high and high to low delay times.	Source is commonly timing differences between rising and falling edges within a system. May also be caused by ground shifts in single ended systems.
Data Dependant Jitter + H2 O9 e1 l7 s Pattern Jitter . i# z! \|! i( O4 cInter-Symbol Interference	DJ component. Timing errors that vary with the data pattern used. Data dependant and Pattern jitter are used to describe the effect of jitter in the time domain. Inter-Symbol Interference is more commonly applied to frequency domain measurements i.e., the spreading of a signal peak as would be seen on a spectrum analyzer.	Primary source is component and system bandwidth limitations. Higher frequency signals have less time to settle than lower frequency ones. This leads to changes in the start conditions for transitions at different frequencies and produces timing errors dependent on the data pattern being applied.
Sinusoidal Jitter f. N' W) H# q" ]" z* }) z7 R Periodic Jitter	DJ component. Jitter that has a sinusoidal (or periodic) form and is related to (correlates to) the data pattern.	Source is interference from signals that are related to the data pattern. Ground bounce and other power supply variations are common causes although the levels of sinusoidal jitter normally encountered are very low.
Uncorrelated bounded Jitter	DJ component. Jitter that is bounded in amplitude and uncorrelated (to the data pattern).	Commonly sinusoidal in nature, source is interference from other signal sources either within the system or external to it. Sources include EMI, capacitive and inductive coupling and power supply switching noise.
Total Jitter (TJ)	The summation (or convolution) of deterministic and random jitter. Total jitter is the peak to peak value obtained.	TJ = DJ + n × RJ where n = number of standard deviations corresponding to the required BER. This summation is usually applied due to it's simplicity although this method over-estimates the actual BER since the maximum RJ errors will not always coincide with maximum DJ error. A probabilistic (convolved) summation of the two jitter types would produce a more accurate solution though the application of this would require knowledge of the DJ modulation waveform.
Mapping Jitter	System level jitter component of DJ type. Jitter due to mapping of data from one transmission standard to another when bit stuffing has occurred during the mapping process.	Gaps are left in the recovered signal after de-mapping. Phase locked loops (PLLs) are used to smooth the resulting gaps but a certain amount of jitter remains.
Pointer Jitter	System level jitter component of DJ type. Jitter resulting from the application of a SONET signal containing defined sequences of pointer activity to a demultiplexer.
Wander Jitter	System level jitter component of DJ type. Low frequency timing errors less than 10Hz in frequency (SONET).	Principal source is system temperature variations.
Jitter Transfer 8 u$ x5 z+ g' e) [0 i. x Jitter Gain	Ratio of jitter on output signal to jitter applied on input signal.	Used to quantify the jitter accumulation performance of data retiming devices: regenerators, PLLs.
Jitter Tolerance	Amount of input jitter a receiver must tolerate without violating system BER specifications.	Can be split into Random Jitter Tolerance and Deterministic Jitter Tolerance.
Unit Interval (UI)	Time period equivalent to 1 bit time in a serial data stream.	Reciprocal of baud rate. Jitter specifications are often quoted in multiples of UI.

How Does Jitter Lead to Data Errors?
Information is extracted from serial data streams by sampling the data signal at specific instants. Ideally these sampling instants would always occur at the centre of a data bit time, equidistant between two adjacent edge transition points. The presence of jitter changes the edge positions with respect to the sampling point. An error will then occur when a data edge falls on the wrong side of a sampling instant.

As has been stated in Table 1, the total jitter can be expressed as the sum of deterministic jitter and a number of standard deviations of random jitter at any particular error probability value. Random jitter is defined above as jitter which can be described by a Gaussian probability distribution. Gaussian distributions are symmetrical about a mean value. One standard deviation (1σ) is defined as the window which contains 68.26% of a population to one side of the mean. Table 2 lists multiples of σ with the proportion of total population applicable to each.

Table 2. Proportion of Total Population vs. Standard Deviation in a Gaussian Distribution

Limit	Proportion of Population Within Limits
±1σ	68.2689%
±2σ	95.45%
±3σ	99.73%
±4σ	99.99367%
±5σ	99.9999427%
±6σ	100-1.973 × 10-7%
±7σ	100-2.5596 × 10-10%
±8σ	100-1.24419 × 10-13%
±9σ	100-2.25718 × 10-17%
±10σ	100-1.53398 x 10-21%

The result of the summation of deterministic and random jitter is another probability distribution, an example of which is shown in Figure 1. The distribution plots probability against timing error magnitude and is characterized by a having a centre portion, which represents the deterministic jitter content, and outer portions which are the tails of the (random jitter) Gaussian distribution. The shape of distribution shown is referred to as a bimodal response.

Figure 1. Probability histogram showing deterministic and random components.

Adding the jitter probability distribution of Figure 1 to a data stream effectively modulates the data edge positions with respect to the sampling instant. This is illustrated in Figure 2, which shows an ideal eye diagram with probability histograms superimposed on the data transition points. The probability of a data error associated with the sampling instant is the sum of the probabilities that either the first data transition will arrive too late or the second data transition will arrive too early. This probability is denoted by the shaded portion under the curves at the sampling point in Figure 2.

Figure 2. Ideal eye diagram with data transition time probability histograms.

To find the probability of a data error occurring, the sum of the probabilities of either data edge being in error must be multiplied by the probability of a transition actually occurring. The latter is represented by the average transition density and assumed to be equal to 50% for a typical data stream.

By way of an example, consider a data stream with 0.3UIp-p total deterministic jitter (which includes all non-Gaussian timing error sources) and 0.05UI rms random jitter. The maximum allowable jitter is 1UIp-p; this is the amount of jitter an ideal receiver would tolerate before an error occurs (see note below). Using the expression of equation 1

DJ(pk) + n × RJ(rms) = TJ(pk)

and substituting TJ = 0.5UI(pk), DJ = 0.15UI(pk) and RJ = 0.05UI(rms), we obtain n = 7. This is the number of standard deviations (σ) of random jitter that will produce a data error. For a Gaussian distribution, 1.28 × 10-10% of samples lie outside a 7σ limit to one side of the mean. The total error rate (BER) is then given by equation 2.

BER = (1.28 × 10-10% + 1.28 × 10-10%) × 50% = 1.28 × 10-10%

The result of equation 2 corresponds to a BER of 1.28 × 10-12.

The bit error rates corresponding to random jitter limits from ±1σ to ±10σ are tabulated below in Table 3.

Table 3. BER as a Function of Number of Standard Deviations

Limit	BER
±1σ	0.16
±2σ	2.28 × 10-2
±3σ	1.35 × 10-3
±4σ	0.32 × 10-4
±5σ	2.87 × 10-7
±6σ	0.98 × 10-9
±7σ	1.28 × 10-12
±8σ	0.62 × 10-15
±9σ	1.13 × 10-19
±10σ	0.77 × 10-23

Note: The maximum jitter allowable at a particular BER value is normally provided by the system specifications or by the communications standard which the system is required to be compatible with. The maximum allowable jitter is normally specified at a level lower than 1UI.

stupid · 发表于 2010-4-7 17:52

抖动测量的三种方法

只要测试数据通信IC或测试电信网络，就需要测试抖动。抖动是应该呈现的数字信号沿与实际存在沿之间的差。时钟抖动可导致电和光数据流中的偏差位，引起误码。测量时钟抖动和数据信号就可揭示误码源。

测量和分析抖动可借助三种仪器：误码率(BER)测试仪，抖动分析仪和示波器(数字示波器和取样示波器)。

选用哪种仪器取决于应用，即电或光、数据通信以及位率。因为抖动是误码的主要原因，所以，首先需要测量的是BER。若网络、网络元件、子系统或IC的BER超过可接受的限制，则必须找到误差源。

大多数工程技术人员希望用仪器组合来跟踪抖动问题，先用BER测试仪、然后用抖动分析仪或示波器来隔离误差源。

BER测试仪

制造商需要测量其产品的BER，以保证产品符合电信标准。当需要表征数据通信元件和系统时，BER测试对于测试高速串行数据通信设备也是主要的。

BER测试仪发送一个称之为伪随机位序列(PRBS)的预定义数据流到被测系统或器件。然后，取样接收数据流中的每一位，并对照所希望的PRBS图形检查输入位。因此，BER测试仪可以进行严格的BER测量，有些是抖动分析仪或示波器不可能做到的。

尽管BER测试仪可进行精确的BER测量，但是，对于10-12BER(每1012位为1位误差)精度的网络或器件测试需数小时。为了把测试时间从数小时缩短为几分钟，BER测试仪采用“BERT scan”技术，此技术用统计技术来预测BER。

可以编程BER测试仪在位时间(称之为“单位间隔”或“UI”)的任何点取样输入位。“澡盆”曲线表示BER是取样位置的函数。若BER测试仪检测位周期(0.5UI)中心的位，则抖动引起位误差的概率是小的。若BER测试仪检测位于靠近眼相交点上的位，则将增大获得抖动引起位误差的似然性。

抖动分析仪

BER测试仪不能提供有关抖动持性或抖动源的足够信息。抖动分析仪(往往称之为定时时间分析仪或信号完整性分析仪)可以测量任何时钟信号的抖动，并提供故障诊断抖动的信息。抖动分析仪也用抖动特性来预测BER，其所用时间比BER测试仪小很多。
抖动测试仪对于测试高速数据通信总线(如光纤通信，SerialATA, Infiniband, Rapidio，每个通道的数据率高达3.125Gbits/s)用的器件是有用的。因为抖动分析仪在几秒内可预测BER，所以，对于生产线测试是有用的，很多ATE制造商根据用户要求，把抖动测试仪安置在测试系统中。

抖动分析仪检测信号沿并测量沿之间的时间。在采集定时数据之后，抖动分析仪执行算法，产生直方图、频率曲线、数据的其他直观图像。这些图像展示干扰信号的线索。靠执行直方图和频率曲线的计算，抖动分析仪把整个抖动分离为随机抖动和确定性抖动。

比如一种确定性抖动，它具有一个特殊源。一个干扰信号相位调制基准信号来产生测量信号中的抖动。抖动分析仪可以计算呈现在抖动中的频率(相位1-4)。一旦知道抖动频率，就可隔离抖动源并减轻抖动影响。若干扰信号的频率对应于其他时钟频率，则用增加EMI屏蔽或其他方法把源隔离就可解决问题。

示波器

两类示波器证明对于抖动测试和分析是有用的。为了测试通信速度达3.125Gbits/s(在铜线上传输数据，这可能是最高速度)的器件、缆线、子系统或系统，可以用实时取样示波器。它们类似于抖动分析仪，可以测量任何时钟信号的抖动。

为了测量光信号，如OC-192和10Gigabit Ethernet(9.952Gbits/s)或OC-768(39.808Gbits/s)，就需要50GHz~75GHz带宽的取样示皮器(如Agilent数字通信分析仪或Tek通信信号分析仪)。也可在电数据信号中用这些示波器。

宽带示波器对于测试当今所用的最高位率的抖动是有用的。因为它们的低取样率(150ksamples/s或更低)，所以，它们需要重复信号(如PRBS)来建立眼图，它们从眼图可建立抖动直方图。

示波器制造商在其示波器上提供抖动分析软件。

定时误差图是数据流的有效瞬时相位图。它示出抖动包含周期成分。定时误差图的快速傅里叶变换(第3个图线)定标为1MHz/div，显示抖动的频率。此频率可对应于开关电源的时钟频率或来自系统数据缆线中的交扰。

眼图交叉点的直方图显示分布有2个峰。双峰表明确定性抖动，它来自外部干扰(如开关电源)。另一处抖动——随机抖动遵从高斯分析，不能确定它们的源。

混合仪器

最近，某些测试设备制造商已开发出混合仪器。传统的BER测试仪只给出位误差，现在BER测试仪执行某些抖动分析，甚至有的还包含取样示波器。现在抖动分析仪也包含取样示波器，如Warecrest SIA-3000。这些取样示波器可观察眼图，但它们没有专用取样示波器那样的带宽。现在混合仪器的示波器带宽最高为6GHz。实时和等效时间取样示波器现在提供测量抖动和计算BER的软件。

Whether you test datacom ICs that exchange data with other chips on a board or you test telecom networks that send data many miles, you need to measure jitter—the difference between when a digital signal's edges should occur and when they actually occur. Jitter in clocks can cause misaligned bits in both electrical and optical data streams, leading to bit errors. By measuring jitter on clock and data signals, you can uncover the sources of bit errors.

Three types of instruments can help you measure and analyze jitter: bit-error-rate (BER) testers, jitter analyzers, and oscilloscopes (both digitizing scopes and sampling scopes). Figure 1 shows the bit rate that each instrument can handle.

Figure 1 The data rate you use can determine which type of instrument you need for measuring jitter.

Which type of test instrument you should use depends on your application—electrical or optical, datacom or telecom—and bit rate. Because jitter is a major cause of bit errors, you often need to first measure BER. If the BER of a network, network component, subsystem, or IC exceeds acceptable limits, then you must find the error source.

You most likely will need a combination of instruments to track down jitter problems. Tommy Cook, R&D section manager at Agilent Technologies (South Queensferry, Scotland), says that many engineers start with a BER tester, then move to a jitter analyzer or oscilloscope to isolate the cause of the errors. (The application described in "BERT and scope " highlights one such instance.)

BER testers

Manufacturers need to measure their products' BER to ensure the products comply with telecom standards. BER testing is also essential for testing high-speed serial data communications equipment when you need to characterize datacom components and systems.

A BER tester sends a predefined data stream, called a pseudorandom bit sequence (PRBS), through a system or device under test. It then samples each bit in a received data stream and checks incoming bits against the expected PRBS pattern. BER testers, therefore, can give you an exact BER measurement, something you can't get with jitter analyzers or scopes. (See "BER measurements reveal network health," Ref. 1.)

Figure 2 When looking for jitter and for bit errors, you get the best performance if you sample bits at the center of the eye.

Although BER testers can produce accurate BER measurements, achieving that accuracy on a network or device that's designed for a BER of 10–12 (1 bit error for every 1012 bits) can take hours. To cut testing time from hours to minutes, BER testers employ a "BERT scan" technique that uses statistical techniques to predict BER.

Figure 2 shows how the scan works using the familiar eye diagram as a reference. You can program BER testers to sample incoming bits at any point in a bit's duration (called a "unit interval" or "UI"). The graph below the eye diagram (often called a "bathtub" curve) shows BER as a function of the sample location. If a BER tester checks bits at the center of a bit period (0.5 UI), then the probability that jitter will cause a bit error should be small. But if the BER tester checks bits at locations closer to the eye's crossover points, it will increase its likelihood of finding a bit error caused by jitter.

Jitter analyzers

BER testers, however, may not provide enough information about the characteristics or sources of jitter. Jitter analyzers (often called timing-interval analyzers or signal-integrity analyzers) can measure jitter in any clock signal and provide you with information that can help you troubleshoot jitter. These instruments also use jitter characteristics to predict BER in considerably less time than a BER tester.

You'll find jitter analyzers useful for testing devices used in high-speed datacom buses such as Fibre Channel, SerialATA, Infiniband, and RapidIO at data rates up to 3.125 Gbits/s per channel (Ref. 2). Because jitter analyzers predict BER in just seconds, they are useful for production line testing, and many ATE manufacturers will install a jitter analyzer—specified by the customer—into their test systems.

Figure 3 Jitter analyzers and oscilloscopes can separate jitter into its components. Here, the jitter’s sinusoidal component is clearly visible, which can reveal clues as to the source of the jitter. Courtesy of Anritsu.

Jitter analyzers detect a signal's edges and measure the time between them. After acquiring timing data, the jitter analyzer runs algorithms that generate histograms, frequency plots, and other visual images of the data. These graphs often reveal clues that lead you to interfering signals. By performing calculations of the histogram and frequency plots, the jitter analyzer separates total jitter into its components—random jitter and deterministic jitter. For tutorials on jitter and its components, you can download papers listed in "Jitter lessons on the Web ."

Figure 3 shows a type of deterministic jitter, which has a specific source. An interfering signal phase modulates the reference signal in the upper trace to produce the jitter in the measured signal in the lower trace. Jitter analyzers can calculate the frequencies present in jitter (Phases 1–4). Once you know the jitter frequency, you can often isolate the jitter source and mitigate its effects. If the interfering signal's frequency corresponds to another clock frequency, for example, you may be able to solve the problem by adding EMI shielding or otherwise isolating the source.

Oscilloscopes

Two types of oscilloscopes prove useful for jitter measurement and analysis. To test devices, cables, subsystems, or systems that communicate at speeds up to 3.125 Gbits/s (the current highest speeds possible for transmitting data over copper), you can use a real-time sampling oscilloscope. Like jitter analyzers, these scopes can measure jitter in any clock signal, not just those used in communications. (See "Not just a communications problem " for an application example.)

To make measurements on optical signals such as OC-192 and 10 Gigabit Ethernet (9.952 Gbits/s) or OC-768 (39.808 Gbits/s), you need the 50-GHz to 75-GHz bandwidth of a sampling scope, such as the Agilent digital communications analyzer or the Tek communications signal analyzer. You can use these scopes on electrical data signals, too.

The high bandwidth of sampling scopes makes them useful for measuring jitter at the highest bit rates in use today. Because of their low sampling rates (150 ksamples/s or less), they require repetitive signals such as PRBS patterns to build eye diagrams from which they can build jitter histograms.

Figure 4 Oscilloscopes can display a plot of a time-interval error, which can take on periodic characteristics. A FFT of the time-interval error reveals the frequency, and a histogram reveals the jitter distribution. Courtesy of LeCroy.

Oscilloscope manufacturers offer jitter-analysis software on their scopes, and Figure 4 shows some of the jitter information you can extract with a scope. (You can also get this type of analysis with a jitter analyzer.) The uppermost trace represents an OC-48 (2.488 Gbits/s) PRBS pattern that repeats every 127 bits. In the second trace, the scope calculates the timing error of each bit against a software-generated ideal clock.

The timing-error plot is effectively an instantaneous phase plot of the data stream. It shows that the jitter contains a periodic component. A fast Fourier transform of the timing-error plot (third trace, in blue), scaled to 1 MHz/div, reveals the frequency of the jitter. That frequency could correspond to a switching power supply's clock frequency or it could come from crosstalk in the system's data cables.

Figure 5 shows another example of data that a scope can provide. This histogram of an eye-diagram's crossover point reveals a distribution with two peaks. The twin peaks indicate deterministic jitter, which comes from an outside source of interference such as a switching power supply. You can often trace deterministic jitter back to its source. "Jitter Fundamentals Brochure," listed in "Jitter lessons," above, provides a good explanation of deterministic jitter. The other type of jitter—random jitter—follows a Gaussian distribution, and you can't determine its source.

Figure 5 The twin peaks in this jitter histogram indicate deterministic jitter. The distance between teh peaks indicates the deterministic jitter's amplitude. Courtesy of Tektronix.

Do you need all three?

When you need to equip a lab or production facility with jitter-measuring equipment, you must decide how many of these instruments to purchase. You may think you can forgo BER testers and jitter analyzers and purchase just a scope. Because they take a series of samples on a waveform, oscilloscopes can display more information about a signal than BER testers and jitter analyzers without scope displays can. By looking at the entire waveform, and not just the edges, a scope can provide information about a signal's amplitude as well as its timing.

On the downside, taking all those samples means that, when measuring jitter, you'll get samples containing amplitude information (although today's scopes contain sufficient memory for many jitter-measurement applications). You won't get all that extra information with jitter analyzers or BER testers, but these other instruments give you more edge samples.

You'll hear conflicting claims from equipment manufacturers about which instruments to use. BER tester manufacturers will tell you that only their equipment gives you enough samples. Jitter-analyzer manufacturers will tell you that scopes can't give you enough samples to accurately measure jitter. Scope manufacturers will argue that scopes have enough memory to do the job and that only scopes let you see a signal's amplitude. Tim Margeson, product manager at Tektronix (Beaverton, OR), states that "in some labs, all three types of equipment have roles to play due to their unique capabilities."

Recently, some test-equipment makers have developed hybrid instruments. BER testers, which traditionally reported bit errors only, now perform some jitter analysis, and some even include sampling oscilloscopes. Jitter analyzers may now also contain sampling oscilloscopes; one example is the Wavecrest SIA-3000 (see Product Update ). These sampling scopes let you view eye diagrams but they don't have the bandwidth that you get from stand-alone sampling scopes. The scope bandwidth of a hybrid instrument currently tops at 6 GHz. Real-time and equivalent-time sampling scopes now offer software that measures jitter and estimates BER. They key word here is "estimate," for you can get a true measure of BER with a BER tester only.Manufacturers mentioned in this article

Agilent Technologies
Palo Alto, CA
800-452-4844
www.tm.agilent.com Amherst Systems

Amherst, MA
413-596-5354
www.amherst-systems.com

Anritsu
408-778-2000
Morgan Hill, CA
www.us.anritsu.com

GuideTech
Sunnyvale, CA
408-733-6555
www.jitter.com

LeCroy
Chestnut Ridge, NY
845-578-6020
www.lecroy.com

Synthesys Research
Menlo Park, CA
408-364-1853
www.synthesysresearch.com

Tektronix
Beaverton, OR
800-426-2200
www.tektronix.com

Wavecrest
Eden Prairie, MN
952-831-0030
www.wavecrest.com

Author Information
Martin Rowe has a BSEE from Worcester Polytechnic Institute and an MBA from Bentley College. Before joining T&MW in 1992, he worked for 12 years as a design engineer for manufacturers of semiconductor process equipment and as an applications engineer for manufacturers of measurement and control equipment. E-mail: m.rowe@tmworld.com.

References
Rowe, Martin, "BER measurements reveal network health," Test & Measurement World, July 2002. p.45. www.tmworld.com/archives .
Nelson, Rick, "Serdes devices challenge ATE," Test & Measurement World, August 2002. p.19. www.tmworld.com/archives.

Not just a communications problem

Clock jitter affects more than just communications circuits and systems; it can affect analog-to-digital converters (ADCs) and other clocked circuits, too. ADCs rely on a clock to start a conversion. If that clock's edges vary in time relative to each other, then the ADC will sample at the wrong time. Depending on the slope of the input signal, the jitter could cause an incorrect digital output and the ADC will produce the wrong code.

Figure A

Figure B

Figure A shows a hypothetical 3-bit ADC that converts a linearly increasing voltage. In this example, the clock has no jitter and the output codes are unambiguous, increasing linearly with the input voltage. Figure B shows the effects of jitter on the clock signal. The fourth sample, for instance, occurs at the transition point from 010 to 011, and the ADC may return either value. In addition, no sample point falls within the "100" bin, so the ADC won't return that value.

Incorrect output codes will produce distortion in the digitized signal that wasn't present in the original analog signal. You can see the distortion if you perform a fast Fourier transform on the digitized signal. By investigating the ADC's output codes, you can infer the amount of jitter in the clock signal.

Jitter lessons on the Web

"Analyzing Jitter Using a Spectrum Approach," Tektronix, Beaverton, OR, 2002. http://www.tektronix.com/Measure ... eng/55W_15631_0.pdf

"Histograms Simplify Analysis of Random Jitter," Application note AN1200-9, Agilent Technologies, Palo Alto, CA. cp.literature.agilent.com/litweb/pdf/5966-4482E.pdf.

"Jitter Analysis Techniques Using an Agilent Infiniium Oscilloscope," Product Note, Agilent Technologies, Palo Alto, CA, 2002. cp.literature.agilent.com/litweb/pdf/5988-6109EN.pdf.

"Jitter Fundamentals Brochure," Wavecrest, Eden Prairie, MN. www.wavecrest.com/technical/jitterfund.htm.

"MP1580A Portable 2.5G/10G Analyzer," Application Note, Anritsu, Morgan Hill, CA, 2001. www.anritsu.co.jp/Products/pdf_e/MP1580A_EF1100.pdf .

Soo, Nelson, "Jitter Measurement Techniques," Application Brief AB36, Pericom Semiconductor, San Jose, CA. www.pericom.com/pdf/applications/AB36.pdf .

"Some timing/jitter/measurement-specific terms," Amherst Systems, Amherst, MA. www.thejittersolution.com/glossary.htm.

"Understanding Jitter: Getting Started," Wavecrest, Eden Prairie, MN, 2001. www.wavecrest.com/technical/VISI ... 6understanding.pdf.

BERT and scope

David Andres, an engineer at Marvell Semiconductor (Sunnyvale, CA), finds that he needs both a BER tester and an oscilloscope to measure jitter in his company's Serdes devices. These devices transmit and receive 10 Gigabit Ethernet electrical signals. Beginning with an Agilent 71612C BER tester, Andres runs a BER scan to measure a transmitter's BER or a receiver's tolerance to jitter. If a device fails to meet a 10–12 BER limit at speeds up to 13 Gbits/s, Andres pulls out a Tektronix TDS7404 oscilloscope to investigate.

With the scope, Andres captures serial bit streams using about 8 Msamples of the scope's 32-Msample memory. From just 8 Msamples, Andres gets enough data to identify the device's jitter components. He uses analysis software developed in-house, along with software from Amherst Systems (Amherst, MA) to measure jitter on a device's clock signals. After downloading the captured waveform from the scope to a PC, Andres plots the time difference from each clock edge to an ideal clock. He then performs spectral analysis on the result to look for clues as to the jitter's source.

stupid · 发表于 2010-4-8 10:54

小到270fsrms的随机抖动

stupid · 发表于 2010-4-9 17:27

本帖最后由 stupid 于 2010-7-5 10:53 编辑

高速数据的抖动 (Agilent)

定时抖动是使用幅度转换表示定时信息的所有电子（光）系统中不受欢迎的伴生物。抖动的大小和成分与系统的误码率密切相关，研究抖动也就是研究分析误码的起因，只有全面地分析抖动，其产生的根本原因才能被隔离，从而可以系统地减少抖动，提高系统性能。随着速率的提高，抖动已经成为限制性能的一个基本因素。

　　抖动分析

　　抖动是定时边沿偏离了它们的“正确”位置(如图 1所示)。在基于时钟的系统中，定时抖动是最明显、最直接的不理想形式。假设它为一种噪声形式，则必须把抖动作为随机过程进行处理，并检定其统计特点。如果有一种方法能够测量抖动的统计数据，那么就可以比较各个元器件和系统，并选择其指标的上下限。

　　通常，抖动分析就是比较抖动时钟信号和参考时钟信号（如图 2所示，电压或功率电平的跳变沿相对于理想的参考时钟超前或滞后，就是抖动）。理想的参考时钟是一种单独的黄金标准时钟或通过黄金锁相环（Golden PLL）电路及算法产生的恢复时钟。比较该参考时钟和从数据中直接恢复时钟之间的误差，即时间间隔误差TIE(Time Interval Error)，就可以得到抖动随时间的变化曲线。事实上，TIE曲线也就是抖动的时间分布曲线，其幅度反映抖动的大小（或幅度），频率则为抖动的频率。

　　抖动的绝对大小是以时间（秒）为单位。由于系统对定时余量的要求和系统速率相关，单纯的抖动绝对值大小并不能作为评价系统抖动的依据，通常我们将抖动的绝对值和系统时钟周期的比值（也称为单位间隔UI）作为抖动的相对单位。1UI的峰峰值抖动反映的是抖动的峰峰值绝对值等于数据时钟周期。

　　为了直观地认识抖动，下面以基于采样示波器的眼图测试来分析抖动。

　　如图 3所示，眼图是逻辑脉冲的重叠，它为测量信号的质量提供了一种有用的工具。即使在极高的数据速率时，也可以在等时采样示波器上简便生成。边沿由‘1’到‘0’转换和‘0’到‘1’转换组成，样点位于眼图的中心。如果电压(或功率)高于样点，则码被标为逻辑‘1’；如果低于样点，则标为逻辑‘0’。系统时钟决定着各个位的样点水平位置。

　　幅度噪声可能会导致逻辑‘1’的电压或功率电平垂直波动，低于样点，导致逻辑‘1’码错误地标为逻辑‘0’码，即误码。抖动描述了相同的效应，但它是水平波动。抖动或定时噪声可能会导致码的边沿在水平方向中的样点内波动，这种波动最终会导致错误。从这个意义上讲，抖动被定义为一个数字信号在有效时点上距理想时间位置的短期变化。脉冲电压的波动源自不想要调幅(AM)。类似的，转换的定时波动可以描述为脉冲相位波动、不想要的调相(PM)或相噪。

　　等时取样示波器上显示的眼图由从多个不同逻辑脉冲上取样的数据组成。“轨迹”由参考时钟提供的触发之后的顺序时间上采集的数据点组成。显示的是一个两维直方图，如图 3所示。某个点上的颜色或亮度用来衡量该电压或功率上相对于触发信号的时间上发生的样点数量。取样示波器可以把一个像素宽的交点块投到时间轴上，构成眼图交点直方图(图 4)，测量抖动输出。眼图交点直方图近似计算信号抖动输出的概率分布函数。

　　抖动分离与模型

　　由于可以绘制抖动测量结果与时间的关系图，因此一个明显的延伸是对这些测量结果运用傅立叶转换，在频域中显示其结果与频率的关系图，这可以得到抖动频谱。频谱分析的优点之一是可以清晰地区分周期成分，若不从频谱的角度去检查，这些周期成分很可能被宽带噪声所掩盖。

　　为了解实际系统的行为，通常可以使用系统的数学模型。通过调节各个成分的参数，可以调谐这样一个模型的行为。如果根据实际系统的观察结果选择模型的参数，那么可以使用该模型预测系统在其它条件下的行为。因此，分解抖动(也称为分离抖动)的动机之一是推断很难直接测量或直接测量耗时太长的系统性能。

　　通过这种方式建立系统模型的另一个动机与分析有关。如果每个模型成分与一个或多个底层物理效应有关，那么理解模型就可以透视抖动过高的确切原因。所有复杂系统的模型都作出了许多假设和简化，因此模型与实际系统之间的拟合是不可能完全的。事实上，在拟合模型行为与观察的测量结果时，通常有某些参数选择范围。为此，抖动分离具有一定的艺术性技巧和科学性，不能希望它实现“99.99%”的测量重复性。

　　最常用的抖动模型是基于图5中所示的分层结构。在这个分层中，总抖动(TJ)先分成两类：随机抖动(RJ)和确定抖动(DJ)。确定抖动可以进一步细分成多个类别：周期抖动(PeriodicJitter)、工作周期相关抖动(Duty Cycle Dependent jitter)和数据相关抖动(Data Dependent Jitter)。有时还使用另一种类型(有界限的，不相关抖动或Bounded Uncorrelated Jitter)。
注：这里有很多错误，首先图5是不对的，请以首帖为准。
其次，确定性抖动进一步细分成数据相关抖动DDJ和周期抖动PJ、有节不相关抖动BUJ，DDJ 又进一步分离成码间干扰ISI和占空失真DCD，PJ又进一步分离为子速率抖动SRJ和非同步周期抖动APJ。

综合考虑
　　在系统器件的定时方面，数据通信和电信技术并不相同。在同步系统中，如SONET/SDH，系统器件同步到公共的系统时钟。在信号通过网络传送时，不同器件生成的抖动会通过网络传播，除非对器件中传送的抖动提出严格的要求，否则抖动可能会无限制地提高。在异步系统中，如千兆位以太网、PCI Express和光纤通道，器件定时由分布式时钟提供或从数据转换中重建的时钟提供。在这种情况下，必须限制器件生成的抖动，但从一个器件转移到另一个器件上的抖动则不太重要。不管是哪种情况，底线是系统的工作性能（即误码率）如何。

　　器件生成的固有抖动称为抖动输出。如前面所述，其主要来源可以分为两个：随机抖动(RJ)和确定性抖动(DJ)。抖动分布是RJ和DJ概率密度函数的卷积。

! b! q0 J8 H5 o: u2 i3 X　　很重要的一点是，要理解抖动分布是由所有抖动源的卷积赋予的。为直观地认识抖动，我们考察一下从‘0’到‘1’的逻辑转换，如图 6b所示。标有‘x’的样点距理想转换边沿右面位周期的一半。现在，增加幅度为A的正弦DJ。在波的顶部，边沿从理想边沿朝着样点移动距离A。然后，根据高斯分布模糊边沿的位置，增加RJ。如果边沿移到样点的右面，那么逻辑‘1’码被错误地标为‘0’。在这种情况下，码边沿抖动经过样点的部分时间决定着BER。如果已知抖动原因，则可以计算BER。在本例中，抖动是RJ及DJ的一个来源，DJ移动边沿距离A及呈高斯分布的区域(图 6a中的阴影部分)，移到样点右面的概率决定着误码概率。这展示了RJ和DJ分布怎样一起卷积，即一种原因的效应叠加在另一种原因的效应之上，直到考虑了所有原因。& J" ]( y q: [' R, u& b% A7 `% `' s

& k4 B% L8 c6 n( R( E: B( J　　识别不同类型的抖动来源，可以减少设计层次的问题，因为不同的器件以不同的方式生成抖动，例如发射机主要生成RJ。外部调制的激光发射机生成的大多数抖动是由激光器和主参考时钟的随机抖动导致的。相反，接收机生成的绝大部分抖动是DJ，这源于导致ISI的前置放大器和后置放大器连接的AC耦合等因素。直接调制激光发射机受到RJ和DJ的影响。介质采用两种方式：光纤从色散中增加DJ，从散射中增加RJ；传导介质从有限带宽中增加DJ，与低频和多个反射相比，高频的衰减要更高。

stupid · 发表于 2010-4-9 17:29

本帖最后由 stupid 于 2010-7-5 11:05 编辑

高速信号抖动测试解决方案(Agilent)

概述
在高速传输的数字系统或是通讯系统当中，将信号完整无缺地从传送到目的地为其首要目标。信号在传输的过程当中因为传输线的损失、系统的噪声，以及不可避免的人为因素，常使得信号失真，而传输抖动之现象，乃是今日研究之重要课题。在大都会之骨干网络当中，为了提升传输系统误码率之质量，通常会以低噪声的前置放大器作为降低噪声以及抖动的方法之一。通常随着抖动量之增加，系统误码率便会提升。所以如何从正确地分析抖动之特性以及对传输系统所造成之影响为本文所讨论之重点。安捷伦提供了一系列之抖动测试解决方案，使得用户能在准确而快速的状况下取得适合的数据，亦能提供详细之报表以作分析之用。本文将以眼图作为抖动量测之开端，从抖动之基本定义来分析抖动对于整体传输系统之影响。图一为大都会网络传输概念图。

图一大都会网络传输系统

定义
任何数字传输系统必定存在两种构成要素，一是本质数字信号( Deterministic Digital Signal)，另一则是时钟信号( Clock Signal)。时钟信号又分为标准时钟信号(Standard Clock)及依附时钟信号(Embedded C lock)。所谓的抖动现象，乃是指本质数字信号与时钟信号所产生的一种相位差，亦可看做是一种相位调变信号。而在这时候，时钟信号所扮演的是一种标准之参考信号。这种时间差的相位变化，经过了一段时间可能形成一种周期性的正弦调变现象，而将其称之为时域抖动现象，如图二所示：

图二抖动形成示意图

抖动的形成通常我们会使用取样示波器(Sampling Scope)来撷取其眼图(Eye Diagram)，根据眼图之基本特性，来观察其系统是否超过应有遵循之规范由图三可知，从交叉点(Crossing Poin)的宽度，即可得知抖动的大小。一般来说，在传输系统中发射端能产生多少抖动，以及接收端能承受多大范围之抖动，都必须要有明确的规范与定义。

图3-1 取样示波器下之眼图

图3-2 规范眼图之屏蔽

所以通常通讯规范组织会定义出一种屏蔽(Mask)来判定此通讯系统是否通过该传输协议下之规范。另外，解析抖动之精准度也和仪器以及系统之带宽有极大之关系，首先要定义出抖动传函(Jitter Transfer)之关系图如图四所示：

图四抖动传函示意图

抖动传函之定义就好比放大器之频率响应一般，即是输出之抖动大小和输入之抖动大小之比值对应抖动频率之关系示意图。若一传输系统或是量测仪表之抖动传函带宽越大，则解析抖动之能力越佳。

图 5-1

图 5-2

图五解析抖动能力之比较图

由图5-1 可看出若此系统之带宽越大，所解析出来之抖动现象越差，会呈现较粗之眼图以及不易辨识之本质抖动(Deterministic Jitter)。图5-2 乃是带宽较大之系统，其可解析出更为精密细致之抖动现象，由此便可反推抖动形成之原因及电路设计须要改进之地方。
附带要提起的是，抖动又可分为本质抖动( Deterministic Jitter)和随机抖动(Random Jitter)两种：
本质抖动乃是系统端固有之抖动，形成之原因可能是本地震荡之误差，或是震动晶体所造成之误差，它是可以预期的，也是可以被规范的。其又可分为周期性抖动( Periodic Jitter)、周期比例失真(Duty Cycle Distortion)以及交越干扰失真( Inter-Symbol Interference)三种。而随机抖动则是没有边界的，通常形成的原因可能为系统之热噪声 (Thermal Noise)，通常以随机统计分布表来定义其大小。如图六所示：

图六随机统计分布示意图

安捷伦抖动量测解决方案
安捷伦在抖动测试技术上已有长达十余年之经验，主要可分为光通讯之抖动量测以及数字信号抖动测试。在光通讯方面最基本的便是误码测试仪( BERT)搭配取样示波器来完成普通抖动之量测，最通常之仪表则是86130A BitAlyzer 或是 N4906A SmartBERT 搭配86100B DCA 来完成。如图七所示：

图7-1 N4906A

图7-2 86130A

图7-3 86100B

以图7-3来说，DCA 量测普通之抖动最小可达到800fs，如果使用86107A Precis ion Time Base之模块可达到200fs 之精准度，可说是目前世界上精准度最高之取样示波器。若搭配误码测试仪来使用的话，可利用应用软件将本质抖动以及随机抖动利用浴缸法则(Bathtub Method)将其分离以及计算其大小。如图八所示：它是利用误码率之临界值(Threshold Value)以及眼图之时域分布关系反算抖动之大小。

图八浴缸法则应用软件

图九压缩眼图测试法

另外在做Gigabit Ethernet 时，我们也常会利用压缩眼图测试法来量测接收器之灵敏度。通常会在发射端加入许多种类的抖动来压缩传输眼图，藉此来得知接收端的灵敏度。
另外在量测数字信号传输系统时，最常量测的则是实时抖动量测(Re al Time Jitter Test)，其中包含了时域区间误差(TIE; Time Interval Error)以及抖动频谱(Jitter Spectrum)，时钟信号的部分则包含了周期性抖动测试、Cycle to Cycle 测试以及N-Cycle 测试如图十所示：

图十实时抖动量测示意图

上图是使用安捷伦54855A 数字示波器所量测得知的数据，黄色信号代表的是原始信号，紫色代表的是抖动量之大小，蓝色的部分则是统计量之分布，红色则是抖动之频谱。所以实时量测所带来之效率以及便利性是可想而知的。
结论：
抖动量测乃是数字通讯不可或缺一环，在今日信号传输速度日益增进以及信号质量的提升，误码率的测试亦是重要的一环，安捷伦提供了完整之测试设备以及完整的测试解决方案提供业界快捷而迅速之报表，可提升研发的速度以及产线的良率。

注：这是台湾Agilent的文章，笼统的介绍了眼图，抖动，BER，文中的很多专有名词说法和大陆有很多区别，但文中的大意没有问题，望看官明察。

stupid · 发表于 2010-4-9 17:34

串行数据信号中的抖动测量(LeCroy)

串行数据传输系统的速度不断提高，使得以更高精度测量抖动的重要性也不断提高。串行数据标准通常要求以预计的10-12误码率操作。尽管这在100 Mb/s时只相当于每2.3小时才有一个误码，但在3 Gb/s时，则相当于4分钟就会有一个误码。因此，了解抖动的特点对保持系统性能至关重要。

　　抖动是信号电平跳变时间位置较某个电平的相对变化(图1)。对时钟信号，它测量越过门限时点之间的相对时间(上升到上升或下降到下降)。数据信号一般要求测量数据信号较采样时钟的相对位置，后者与建立时间和保持时间有关。由于其随机特点，抖动一般用概率密度函数或PDF描述。

　　图1 无差错操作的建立时间和保持时间要求。建立时间和保持时间(灰色区域)内部的数据跳变会产生误码。时间间隔误差(TIE)是时钟和数据边沿之间的时间差，TIE的PDF是衡量边沿在建立时间和保持时间中发生概率的指标。

　　[图示内容：]Data: 数据；Set up and hold time: 建立时间和保持时间；Jitter PDF: 抖动PDF；Clock: 时钟。

　　抖动形成的过程非常复杂，有许多不同的随机来源和非随机(确定性)来源。抖动的PDF是所有各个成分PDF的卷积值。测量可以估算抖动PDF，但不能确定整个分布的随机部分和确定性部分的分布情况。由于不能确切测量Rj和Dj的抖动分布，因此总抖动使用简化的模型。公式1描述了这一模型，该模型是光纤通道MJSQ文件中最先使用的。

Tj = Ν(BER)*Rj + Dj (公式1)

　　公式1是启发性公式，相对于误码率(BER)描述了总抖动，与使用一对脉冲求卷积的高斯分布相关，如图2所示。常数Rj和Dj表示所有随机抖动成分和确定性抖动成分。函数Ν(BER)是指定误码率时单位正态分布的总峰到峰抖动(如中间值为零、标准偏差为1的高斯分布)。在确定Rj和Dj的过程中，需要找到“最佳拟合”值，对公式1求解。可以通过多种方式把Rj和Dj拟合到公式1中，由于这是简化的公式，因此并没有一套解决方案能够全面描述实际抖动行为。因此，SDA采用两种不同的方法，测量Rj和Dj，即有效方法和直接方法，并把得到的数据提供给用户。

　　图2 与公式1中启发式公式对应的抖动PDF模型。随机抖动模型采用高斯分布，确定性抖动模型采用使用参数Dj值分开的一对脉冲。画出的曲线是Rj和Dj的卷积值。

误码率和抖动

　　公式1表明，总抖动是误码率的函数。这种关系基于抖动对系统误码率的影响。误码率受到系统中其它参数的影响，如噪声，因此不能说BER和抖动是同等的。公式1表明了抖动对整体误码率的影响。当数据信号在建立时间和保持时间期间从一种状态跳变到另一种状态时，将发生误码，如图1所示。由于抖动带有随机成分，因此跳变时间的位置在一个取值范围内变化。观察到的跳变越长，这个范围越大。现在，如果我们把数据信号中的每个跳变视为位值变化，那么错误时间上的跳变(即位于建立时间和保持时间窗口范围外)将导致误码。这一事件的概率等于抖动导致的误码率。总抖动为抖动提供了一个置信区间，以(1-BER)的置信度保证抖动不会超过某个值。在许多规范中，通常使用“误码率”一词，指明抖动置信区间。

总抖动

　　总抖动是在1-BER的指定置信度中时钟或数据信号的峰到峰抖动。图3是正态分布的抖动PDF实例。为从PDF中确定总抖动，必须得到抖动超过某个值t的概率，这通过从t到∞ +对PDF求积分得出，它提供了边沿在这个时间或在这个时间之后发生的总概率。通过对t > 0和t < 0单独求PDF积分，可以计算得出所有t值的概率。

　　图3 距采样时钟的数据边沿位移大于时间t的概率。分布的中间值是0，表示完美对准。

　　图4 总抖动曲线。这个曲线的垂直方向值表示在横轴的时间上发生数据跳变的概率。曲线的水平中心是0 ps。两个标记放在与10e-12的误码率对应的垂直电平上，两个点之间的水平距离是这一误码率时的总抖动。

　　得到的曲线如图4所示，提供了边沿大于t(或小于–t)的总概率。抖动对系统BER的影响用我们前面提到的边沿发生在大于t的时间的概率给出。为保证抖动对BER的影响低于特定值，我们选择了正的和负的t值，以便边沿在大于和小于这些时间时发生的概率等于所需的误码率。通过找到该误码率时横线与总抖动曲线之间的交点，可以测得这些抖动值在这两个点之间的水平间隔是总抖动。

　　查看总抖动的常用方式是绘制误码率相对于位间隔内采样位置的曲线。这条曲线通常称为“浴盆”曲线，是通过定标到一个位间隔(UI)，从总抖动曲线中推导出来的。浴盆曲线右半部分从总抖动曲线左半部分得出，浴盆曲线左半部分从总抖动曲线右半部分得出。与图4中总抖动曲线对应的浴盆曲线如图5所示。

推导PDF

　　测量总抖动要求确切知道抖动的概率密度函数。SDA通过采集TIE测量直方图，来测量抖动PDF。这个直方图计算发生在直方图中每个二元组分界的时间周期内的边沿数量，近似得出PDF。为准确地测量抖动在非常低的误码率上的影响，如1012，直方图必须包含低于1/1016的样本(在某个值上1016个测量中有一个TIE测量)。在3 Gb/s时，需要38天才能得到这一数量的数据跳变。因此，测量这一数量的边沿明显是不可行的。

　　图5 通过把图4中的总抖动曲线重新定标成一个单位间隔，把总抖动曲线右侧中心放在0 UI上，把左侧放在1UI上(浴盆曲线的左侧和右侧)，可以得到浴盆曲线。

　　我们推导较小的数据集，以便为较大的样本量估算数据。在测得的TIE直方图推导过程中，我们使用直方图极值上的抖动随机特点，推导低于10%和高于90%的二元组。分布的中心部分主要是确定性抖动，极值则完全是随机抖动。这些范围中的二元组呈正态分布，因为随着抖动范围提高，样本以exp(-t2)下降。

　　取这个直方图的对数，得到这一关系的二次方。因此，推导是抖动直方图对数极值的二次曲线拟合(图6和图7)。我们使用推导出的直方图，计算上面描述的总抖动曲线，然后归一化，以便所有二元组样本之和为1。上面描述的积分通过加总推导的直方图二元组实现。

　　图6 通过把曲线拟合到低于10%和高于90%的二元组，推导出测得的TIE值直方图。我们使用直方图的对数，把这一过程简化成二次拟合。

　　图7 测得的TIE直方图的对数叠加在推导出的曲线上(黄色)。对极值上的直方图二元组，推导过程使用二次曲线拟合。

分离Rj和Dj——两种方法

　　总抖动曲线是估算Rj和Dj幅度的基础。由于总抖动曲线直接从被测信号中导出，其值最准确地表示了一定误码率时的抖动。分离随机抖动和确定性抖动的方式基本上有两种。第一种方法建立BER下降时总抖动增长模型，得到有效抖动参数Rje和Dje。这些值的作用在于，它们为低误码率提供了同等的总抖动模型。从总抖动曲线开始，我们绘制总抖动在BER下降时的增长情况。通过选择Rj (跳变沿)和Dj (侦听)，以最大限度地降低拟合误差，我们把公式1描述的曲线拟合到被测曲线中。

　　把Rj和Dj拟合到测得数据的第二种方法基于直接测量确定性抖动。随机抖动是这个值与从总抖动曲线中测得的选定误码率时总抖动之差。当然，这与选定误码率时测得的总抖动完全匹配，但不能很好地预测误码率低于这一水平时的抖动。采用这种方法背后的动机是更好地表示确定性抖动对指定误码率时整体抖动的影响。

　　每种Rj和Dj测量方法都会得到不同的标准偏差值及图2高斯分布曲线之间不同的间隔值。但是，不管是哪种分布，指定误码率时的总抖动相同。
3 K; P" ~# N: l3 {4 g- j
有效随机抖动和确定性抖动

　　有效抖动成分Rje和Dje表示在观察时间提高或误码率下降时公式1对测得的总抖动行为的最佳拟合值。在误码率一定时，总抖动从总抖动曲线宽度中测得。在误码率下降时，总抖动值曲线如图8所示。左面曲线的竖轴是误码率的对数。抖动在分布极值上的高斯特点导致总抖动近拟地随BER对数线性增加，如右面曲线上面的曲线所示。公式1中的函数N(BER)表示正态分布，其在置信度等于1-BER时变化为1。右面曲线下面的曲线显示了N(BER)随BER对数的变化情况，其近似于线性变化。我们选择了Rje和Dje值，以便下面的曲线位于上面的曲线顶部。从公式1中可以看出，Rje是一个跳变沿参数，Dje则调节侦听点。

　　图8 总抖动相对于BER的变化用左面总抖动曲线中的Tjn值表示。右面图表上面的直线绘制这些值对误码率的曲线，下面的直线则显示纯高斯分布的变化对BER曲线。我们选择Rje和Dje，以便排列这些曲线。

　　使用这种方式计算得出的抖动允许公式1准确地建立系统相对于误码率的抖动行为模型。这一模型特别适合计算系统应用中的抖动余量。
+ h Z- s2 ~: o2 V1 p6 e, A- i" [
直接测量确定性抖动

　　通过测量数据信号在有限时间周期内越过门限的时间，可以全面检定确定性抖动。有两种确定性抖动具有周期性和数据相关特点。

　　数据相关抖动是由与数据码型相关的系统效应引起的。常见的数据相关抖动来源是传送数据信号的通道的频响。在这种情况下，带有多个跳变的数据码型，如101010…码型，在频谱中包含的高频要高于跳变较少的码型(如11001100…)。相对于较低频率的码型，拥有较高频率成分的码型会被衰减及发生相位位移。除数据相关抖动外，数据位的上升时间和下降时间可能会不同。接收机中的检测门限通常设为50%幅度(位于‘1’电平和‘0’电平中间)；因此，上升时间和下降时间不相等会产生抖动，这类抖动称为占空比失真(DCD)。

　　SDA使用正在申请专利的方法，测量两种形式的数据相关抖动。该方法采用波形中大量位的历史信息，确定其对某个位的跳变的影响。测量使用用户可以选择的位数(3 – 10位)。采集的波形分段处理(即选定位数)。例如，如果选择了5个位，那么检查长5个UI的段。对每个段，会确定5个位的值，然后使用类似值的段对每组5个位求平均值。在扫描整个波形时，会创建由最多32个波形(5个位)组成的集合。平均过程从段中消除了所有随机抖动、噪声和周期抖动。通过把每个段的第一个跳变对齐，并测量跳变相对于最后一位(在本例中是第5位)的相对时间，可以把波形段重叠在一起。

　　图9 DDj测量程序。通过把第一个数据跳变对齐，可以把数据流中每个码型平均后的波形段重叠起来。上面的曲线显示的右面倒数第二个位与最后一个位之间的所有跳变。DDj通过检查选定门限电平上这一交点的宽度测得。

　　通过考察TIE值趋势的频谱，可以测得周期性抖动。我们测得数据流中每个边沿的时间间隔误差。当不存在边沿时，如连续的‘1’值或‘0’值，会在预计数据跳变时间上插入边沿。插入的这些边沿没有增加任何抖动，因为它们放在该数据速率理想的边沿位置。TIE的趋势是连续的，可以计算频谱。周期性抖动是频谱成分的加总结果，不包括与数据码型及其谐波的重复频率有关的频谱成分。

　　通过加总周期抖动成分(Pj)和数据相关抖动成分(DDj)，可以计算得出确定性抖动。使用公式1，然后从选定误码率的总抖动中减去测得的确定性抖动，可以计算得出随机抖动。

Rj = (Tj(BER) – Dj)/_ (BER) (公式2)

5 ]+ d1 v$ }$ O6 s* I比较模型

　　我们使用这种两种方式计算得出的Rj和Dj绘制公式1的曲线，同时显示了图9中测得的总抖动。曲线显示了测得值及两个估算值的浴盆曲线。通过这种方式，可以明显看出为什么同时使用Rj和Dj有效测量方法和直接测量方法。这两个估算值在指定BER时(在本例中是10-12)得到的总抖动相同，但在其它BER值时提供的Tj值不同。有效抖动值非常准确地预测了低于约10-10时的误码率，这也是其拟合的位置。直接测量方法低估了指定误码率以下的误码率时的总抖动，高估了指定误码率以上的误码率时的总抖动。注意，有效参数低估了高误码率时的抖动。下面图9中的三个曲线显示了从测得的信号(蓝色直线)及两个模型中得到的浴盆曲线：直接Dj方法(红色直线)为Hj(BER)，有效抖动方法(绿色直线)为Hje(BER)。

　　图10 基于被测TIE直方图推导过程测得的抖动浴盆曲线(蓝色曲线)。红色曲线和绿色曲线分别是基于直接Dj测量和基于有效测量获得的估算浴盆曲线。注意，直接Dj方法低估了低于计算使用的BER时的总抖动。

测量实例

　　下面的实例适用于3.125 Gb/s串行数据信号。信号与16英寸FR4背板连接起来，增加了大约60 ps的数据相关抖动。下面图10所示的眼图表明了零交点中增加了抖动。叠加在眼图上的直方图显示了抖动，标记显示了背板导致的近似峰到峰抖动。

　　图11显示了这个信号的抖动测量结果。网格下面列出的Rj和Dj数值源自直接测量确定性抖动。周期性抖动DCD和DDj列在Dj参数的右面。DDj参数表明背板增加了60 ps的抖动，在这种情况下，没有明显的周期性抖动。总确定性抖动是DDj与Pj之和。有效确定性抖动参数没有直接表明信号中的数据相关抖动。有效随机抖动参数也大于Rj值，这是因为有效抖动参数表明了小于等于指定误码率时的抖动。这两套参数的总抖动相同，因为它们都使用公式1计算得出总抖动。

　　图11 通过16英寸背板传送的3.125 Gb/s数据信号的眼图。叠加的直方图显示了零交点上的抖动。标记显示了背板增加的近似的数据相关抖动。

　　图12 使用直接方法和有效方法测量的3.125 Gb/s数据信号抖动。注意DDj和Dj参数与眼图外测得的值相同，有效Rj和Dj显示在曲线的最右面。

总结

　　抖动测量在高速串行数据系统中非常重要，详细分析抖动(包括分离随机抖动成分和确定性抖动成分)对检定系统性能至关重要。由于导致抖动的底层流程非常复杂，因此我们使用简化的模型描述抖动。有两种方式估算这一公式中的参数Rj和Dj。这两种测量方法都非常实用，每种方法都提供了与被测系统有关的单独信息。这两种估算方法对更全面地了解所有误码率的总抖动必不可少。

stupid · 发表于 2010-4-14 15:54

本帖最后由 stupid 于 2010-4-14 17:32 编辑

抖动成分及其产生原因分析 Agilent

抖动是数字系统的信号完整性测试的核心内容之一，是时钟和串行信号的最重要测量参数（注：并行总线的最重要测量参数是建立时间和保持时间）。
一般这样定义抖动：“信号的某特定时刻相对于其理想时间位置上的短期偏离为抖动”（参考：Bell Communications Research,Inc(Bellcore),"Synchrous Optical Network(SONET) Transport Systems:Common Generic Criteria, TR-253-CORE",Issue 2, Rev No.1, December 1997".如图1所示。
其中快过10HZ的偏离定义为抖动（Jitter)，漫过10Hz的偏离定义为漂移（Wander)。

图1. 时钟和数据抖动的定义
抖动和相位噪声和频率噪声有什么关系呢？

图2.抖动和相位噪声和频率噪声的关系
随着信号速率的不断提高和对精度的越来越高要求，需要进行抖动成分的分离以更深入表征抖动特征和查找问题根源。一般按图3进行抖动成分的分离。

图3.抖动成分分离图
Total Jitter(TJ)：总体抖动；
Random Jitter(RJ):随机抖动；
Deterministic Jitter(DJ):确定性抖动；
Data Dependent Jitter(DDJ)：数据相关抖动；
Periodic Jitter(PJ):周期性抖动；
Inter-symbol Interference(ISI):码间干扰
Duty Cycle Distortion(DCD)：占空比失真；
Sub Rate Jitter(SRJ):子速率抖动。
下面分别讨论每种抖动成分的特征和产生原因。
1、随机抖动RJ
随机抖动是不能预测的定时噪声，因为它没有可以识别的模式。典型的随机噪声实例是在无线电接收机调谐到没有活动的载频时听到的声音。尽管在理论上随机过程具有任意概率分布，但我们假设随机抖动呈现高斯分布，以建立抖动模型。这种假设的原因之一是，在许多电路中，随机噪声的主要来源是热噪声(也称为Johnson 噪声或散粒噪声)，而热噪声呈现高斯分布。另一个比较基础的原因是，根据中心极限定理，不管各个噪声源采用什么分布，许多不相关的噪声源的合成效应该接近高斯分布。高斯分布也称为正态分布，但它的一个最重要的特点是：对高斯变量，它可以达到的峰值是无穷大。尽管这种随机变量的大多数样本将会聚集在中间值的周围，但在理论上，任何单一的样本，它可以偏离中间值任意大的量。所以，高斯分布都没有峰到峰边界值，从这种分布中的样本数越多，所测得的峰到峰值将越大。所以，我们用stdev或RMS(均方差)值来衡量随机抖动RJ。

2、确定性抖动DJ
确定抖动是可以重复的、可以预测的定时抖动。正因如此，这个抖动的峰到峰值具有上下限，在数量相对较少的观察基础上，通常可以以高置信度观察或预测其边界。DDJ和PJ根据抖动特点和根本成因进一步细分了这类抖动。确定性抖动和随机抖动在统计图上可以用图4形象化表示。

图4.RJ和DJ在统计图上的形象化表示
3、周期性抖动PJ和子速率抖动SRJ
以周期方式重复的抖动称为周期性抖动。由于任何周期波形都可以分解成傅立叶顺序的谐波相关的正
弦曲线，这类抖动有时称为正弦曲线抖动。一般来说，周期性抖动与数据流中任何定期重复的码型无
关。周期性抖动一般是由耦合到系统中的外部确定性的噪声源而引起的，如开关电源噪声或强的局部RF载波。时钟恢复PLL不稳定也可能会导致周期性抖动。图5是计算机中常用的SSC（扩频时钟）测试结果，SSC是典型的周期性抖动。子速率抖动SRJ是PJ的不同频率成分，可以帮助判断干扰源的频率。

图5.SSC（扩频时钟）是典型的周期性抖动PJ
4、数据相关抖动DDJ
与数据流中的位序列相关的任何抖动都称为数据相关抖动DDJ。DDJ通常是由连接器，电缆，PCB传输线，背板等的不足的频响（阻抗不连续和损耗的综合结果）引起的。不足带宽对数据序列强烈地执行低通滤波，由于滤波，波形没到达完全的高状态或低状态，除非有同极性的多个位连续出现(注：轮流的1,0,1,0,1,0 属
于高频，因为每单位区间内，信号都发生电压跳转。连续的1或0，因为信号电压一直维持固定，所以属于低频)。图6显示了这一个波形垂直偏置后与自己相叠加后的波形。可以看到，随着1,0,1,0,1,0,1 序列的下降跳转，比随着1,0,1,0,1,1,1 序列的下降跳转，跨过门限的时间较早。由于这种定时偏移是可以预测的，它与跳转前的特定数据有关，因此它属于DDJ，也称为码间干扰ISI。

图6.码间干扰ISI的成因图示
5、占空比失真DCD
导致占空比失真DCD抖动的常见原因有两个：
1. 上升沿的转换速率与下降沿的转换速率不同。一般判定门限位于50%幅度点，但波形的上升时间慢，导致上升沿跨过门限的时间比下降沿晚，结果，在眼图上交叉点不是50％的位置，出现占空比失真抖动DCD。
2. 波形的判定门限高于或低于应该值。信号的眼图特征上，交叉点在50％，但是判定门限没有设在50%幅度
点上也出现占空比失真抖动DCD，统计直方图看上去与原因1非常类似。

6、使用浴盆曲线和双狄拉克模型预估总体抖动TJ
高斯概率分布以及其峰到峰值在理论上没有界限，把这两项结合在一起考虑，会导致一个有趣的想法：对
包含某些高斯抖动的任何信号，如果累计样本的时间足够长，眼图应该会完全合上。那么我们测试眼图和抖动测试多长时间、多少样本数比较合适？一般数字通讯的误码率BER要求为1e-12时(这是串行通信链路常用
的误码率容限规范)，而示波器要捕获这么多数据需要的时间太长，如何保证短时间捕获却能得出较准确的测量结果？这就要用到浴盆曲线和双狄拉克模型，图7的公式即是双狄拉克模型。

图7.双狄拉克模型和公式
使用示波器捕获足够的数据（一般不用太多，比如200K样点），可以容易分离出RJ和DJ，然后通过RJ和DJ卷积的双狄拉克模型，可以推算出误码率和眼张开度的对应曲线，从而可以推算出不同数据量或误码率对应的抖动值，如图8所示。浴盆曲线不是测试误码率的曲线，而是测试总体抖动的方法，这一点我们一定要正确理解。

图8.通过浴盆曲线测试误码率为1e-12要求下的总体抖动TJ

huhu · 发表于 2010-4-15 08:58

总结的不错！
很好！！！
顶！！！！！

stupid · 发表于 2010-4-15 16:23

本帖最后由 stupid 于 2010-4-20 08:45 编辑

确定性抖动Dj比随机抖动Rj对标准方差的依赖要小的多。仅照标准方差来看，相同的Dj要比Rj对系统的影响要小的多。

良好的时钟抖动规范针对最坏情况下Dj的峰值提供不同预算。

许多Rj取决于BER，如下表所示，峰峰值抖动要对Rj再加倍。即Tj=Dj+2 x (Ratio of peak deviation to standard deviation) x Rj

[url=]Table 1 -Gaussian waveform probabilities[/url]

BER	Ratio of peak deviation to 8 P" E: g. k' Z# Dstandard deviation
1x10-4	3.891
1x10-5	4.417
1x10-6	4.892
1x10-7	5.327
1x10-8	5.731
1x10-9	6.109
1x10-10	6.467
1x10-11	6.807
1x10-12	7.131
1x10-13	7.441
1x10-14	7.739

译自Howard Johnson 2002.6.27发表在EDN上的文章 http://www.sigcon.com/Pubs/edn/RandomJitter.htm

zly8629481 · 发表于 2010-4-17 00:24

哇哇哇强贴留名！
顶+收藏+关注+评分

xiudaojun · 发表于 2010-4-19 12:12

好帖，收藏了！得好好研究研究！

stupid · 发表于 2010-4-20 10:51

Jitter-free clock

对于理想时钟中继器来说，有三个基本期望：0延时，0抖动，0辐射。可是人家说实现其中的2个可以，3个基本上不可能。

我找到了一个所谓零延时的时钟中继器，这个器件采用了PLL技术，具有一个参考时钟和多个缓冲时钟输出。内部的PLL持续监测输入参考时钟和输出的相位关系，然后调整输出的过渡时间准确落在输入过渡顶部的时序窗口——大概小到50ps。这样输入到输出的延时等效于0。配上足够好的电源滤波器，0延时器件可以产生非常低的抖动。

这个器件所没做到的是0辐射。持续的谐波在辐射谱上有一些巨大的尖峰——这些尖峰让EMC工程师夜不成眠。

使用扩频时钟如何？作为频率调制，有意的抖动或频率偏移，可以削弱这些尖峰。扩频使得0辐射成为可能，但带来了额外的抖动。不能用于那些要求稳定，0抖动的频率参考的通信设备，这是扩频时钟的一大缺点。

那么还有途径实现这种理想时钟吗？是的，现行产品中就有一种成熟的技术，广泛应用在PCB上。扰码时钟是在时序固定积分点过渡而在每一个点带有随机高或低过渡的数字信号。可以看成是带有随机数据的穿行数据通信信号。需要从随机数据流中回复时钟的PLL电路跟普通0延时时钟中继器没什么两样。

) ?& K1 |. X: |- }- v d, l

扰码码像扩频调制那样削弱频谱，但有一点不同：时钟边沿精确固定在一个位置，因此时钟恢复中的抖动是非常低的。

随机序列具有256b长度将时钟频谱分成256个独立的峰，每一个大概担负了1/256的全部时钟能量，可以减少超过20dB的峰值频谱功率。

使用扰码时钟还有一些技巧。首先，要标准化随机时钟使其可预期，这一步简化了PLL恢复电路的设计。其次，对于长度为N的序列，要使用N分频产生一个精确锁定到输入时钟速率的频率参考。一上电，这个参考将从PLL开始。“采集辅助”显著减少了锁定时间。最后，需要一个高过渡速率的序列（简化PLL滤波器电路）和相等的0、1码（DC均衡和占空比补偿）。

扰码时钟可以显著改善辐射而不增加抖动。

译自 Howard Johnson 1999.8.5发表于END的文章 http://www.sigcon.com/Pubs/edn/jitterfreeclocks.htm

当时，SSC和Scrambling这2种技术并不普及，但Howard同志显然就已经展开了研究。

stupid · 发表于 2010-4-26 11:24

ISI 测量和分析 LeCroy

一，关于ISI的文章典籍有哪些？

关于ISI，有两本比较有名的SI著作中有提到。在Intel的三位工程师合著的《高速数字系统设计——互连理论和设计实践手册》(p65-p66)中，对ISI的解释是：“当信号沿传输线传播时，总存在反射、串扰、或其它噪声源引起的噪声。这些噪声会影响发送到传输线上的信号，降低时序容限和信号完整性容限。这种现象称为ISI”。在另外一个著名美籍华人SI专家李鹏（Mike Peng Li）的著作《高速系统设计——抖动、噪声和信号完整性》（p6-p7）中，有下面的描述，“在有损媒质中，（较高频率的）比特流可能会造成跳变时序和信号幅度偏离理想值。……由于容性效应，每次电平跳变都要有一定的电荷充放电时间。如果前次跳变的电平在达到预定电平之前，紧接着发生又一次跳变，那么当前比特就可能产生时间和电平量级的偏差，这种效应会级联累积” ，于是产生了ISI。可能是由于翻译的原因，上段文字令人难以透彻理解ISI。我运用强大的google，但未能google出能帮助我写完此文的参考文献。本文将从力科示波器测量的眼图特点来帮您识别什么是ISI，并介绍力科示波器分析ISI的一个重要工具ISI Plot及其对调试的实际帮助。

二、力科示波器“眼”中的ISI

简单地说，ISI(intersymbol interference，码间干扰)是一种信号的失真，一种码型对相临的码型产生干扰。ISI是固有抖动(Dj)的主要来源。我们可以通过眼图的特点来判断是否有ISI存在。在力科示波器“眼”中，ISI表现为两种典型特征，分别如图一、二所示。不完美的“眼图”总是能说明点问题的，特别是这种不完美的“眼图”表现出这么强烈的规律时！图一上图表示没有ISI时测量出的3.125Gbps信号的眼图，下图表示有ISI测量出的3.125Gbps的眼图，ISI带来的数据相关性抖动DDj（Dj的一部分）如红色区间所示。图二的上升沿产生了负向的凹脉冲，下降沿产生了正向的凸脉冲。

图一上图表示没有ISI的3.125Gbps信号眼图，下面表示有ISI的眼图测量
7 `+ N( Q1 a. S6 u
) @0 E4 ]7 c( B- b4 N- a图二阻抗不匹配带来的ISI问题

三、基于力科串行数据分析仪的ISI Plot功能

力科的串行数据分析SDA系列有一种独特的ISI Plot功能，可以将数据流中的相同次序的比特位组合起来进行平均从而消除掉噪声的影响，如图三所示。

图三 ISI Plot

ISI Plot是力科的一种专利方法，该方法利用历史上捕获到的波形的很多比特位来确定对某一给定的比特位的跳变沿的影响。用户可以选择屏幕上的比特位个数(3-10个)来测量。捕获的波形按选择的比特位个数来分段处理。譬如选择4个比特位，那么4 UI长度的数据段就会被扫描，总共有2的4次方16种组合的码型被定位和平均。譬如下面的数据流中共出现18次0010被平均，9次1101被平均，3次0001被平均。平均处理的过程中随机抖动，噪声和周期性抖动被去掉了。这些波形段叠加显示，最终2的4次方个平均后的波形都显示在ISI Plot上。如图四所示。图五以3 UI长度图示了ISI Plot的实现原理。

% ~) N2 i2 ^" N4 n E4 r: {

图四 4 UI的ISI Plot2 V6 \( L! o% {. R- y8 J0 m3 o

' L3 H5 n; i7 O! D图五 3 UI的ISI Plot$ ]3 \4 n/ E( i+ C4 z. z
$ ]+ O2 l6 C$ _: ]4 i
四、引起ISI的原因及ISI Plot对分析ISI问题的帮助# @# O0 v1 T! d! D, U2 B
1，预加重过大( @# y0 B2 _4 f' k$ r) |0 o, e
预加重过大会产生ISI。图六分别表示在10%、20%、33%三种预加种时的眼图测量结果。在33%预加重时的ISI明显增大。

图六不同预加重时的眼图

2，数据码型的特点和传输通道对串行数据不同频率的码型频率响应! a+ b  d4 m2 n" h; I; C: U
  数据码型中包括有连续跳变沿(如101010……)的码型包括的频率成分是有些码型（如11001100……）的频率的两倍，更是另外一类码型（如111000111000……）的频率的三倍。 PCB传输介质的低通特性会过滤掉高频成分，其结果是会使高频码型幅值衰减，相位偏移。
( @- B3 G" e+ \5 y8 i5 | ' S- x% N" V. s2 R! d+ A; t
3，数据比特位出现的次序
# u7 ~& g/ x% X4 D5 @& D 数据比特位出现的次序影响到数据跳变沿的时序。如下所示的串行数据流包含有码型00010 和11110，其中1->0 的跳变导致的过零点时刻不一样，于是带来了ISI问题，如图七所示，利用ISI Plot可以定位出这种时序上的差别。 ; P% f4 K% g' q4 b. k1 T' o
  . y' {2 f& U2 {! O
& y2 L0 r' X# W. C
图七  不同的比特位次序产生的ISI

4，阻抗不匹配
4 ]6 \5 I2 H; k% ^: ]; i 阻抗不匹配会导致容性传输线产生反射。含有高频能量的上升沿被反射，该反射会“拉低”电平。反之亦然。这通常意味着部分传输线有附加的电容或较低的阻抗。这种阻抗不匹配带来的ISI问题可以用ISI Plot的方法来定位，也可以用眼图模板失败定位功能来验证。阻抗不匹配带来的跌落出现在距离跳变沿的固定距离。图八用ISI Plot揭示出的码型相关性是传统的眼图方法不能实现的。所有的上升沿都造成了负向的凹脉冲并且所有的下降沿造成了正向的凸脉冲，这意味着部分传输线有附加的电容，或较低的阻抗。

图八 ISI Plot揭示了码型相关性
2 P7 u | c9 G0 d" M! I 利用眼图的模板失败跟踪功能也能从另外的角度分析这种阻抗不匹配问题。可以逐个观察每个被侵犯的模板码型查看边沿和跌落之间的关联性。如图九所示，还通过测量沿与脉冲之间的时间间隔可以估算出不匹配点的大致距离。

" l% W: c' i4 H* M
图九模板失败跟踪功能可用来查看反射

五、如何降低ISI的影响
) _2 p l) T3 w- J/ q% D5 C 在《高速数字系统设计——互连理论和设计实践手册》一书中，提出了下面的一些降低ISI的经验方法，现摘录如下：
+ R2 E9 M0 j3 I2 r: r1.通过消除阻抗不连续，并使走线分支长度和较大的寄生效应（源自封装、插槽、或连接器）最小化，使得总线上的反射降为最小。+ Q& L4 j7 Y! C/ ` {9 `
2.使互连通路尽可能短。+ c5 d3 D4 `( _5 r$ L; K
3.避免耦合紧密的弯曲走线。
1 p( \* P) }0 s4.合理选择线长，使得总线上传输信号时的同时，不会发生信号完整性问题（即振铃、信号突起、信号过冲等）。% [9 e" P, J: O1 |
5.使串扰影响最小化。

navy1234 · 发表于 2010-4-26 12:53

经典

		自动登录	找回密码
密码			注册

大家一起讨论抖动

EDA365欢迎您！

评分

推荐内容 /1